VHDL语法简单总结

Zedd

+ p7 }/ |% ^- j: y; I

VHDL语法简单总结

       一个VHDL程序代码包含实体（entity）、结构体（architecture）、配置（configuration）、程序包（package）、库（library）等。


一、        数据类型
1.用户自定义数据类型
& K! ?+ _' s+ G使用关键字TYPE，例如：
TYPE my_integer IS RANGE -32 TO 32;
–用户自定义的整数类型的子集
TYPE student_grade IS RANGE 0 TO 100;
* f; m$ S4 Q; C, |7 E2 S7 b–用户自定义的自然数类型的子集
TYPE state IS (idle, forward, backward, stop);
5 r; V6 m3 @; v7 }) Q–枚举数据类型，常用于有限状态机的状态定义
6 O7 A5 G( s5 U/ u0 O一般来说，枚举类型的数据自动按顺序依次编码。
$ p7 ?. b4 ?) c9 i! K2.子类型
在原有已定义数据类型上加一些约束条件，可以定义该数据类型的子类型。VHDL不允许不同类型的数据直接进行操作运算，而某个数据类型的子类型则可以和原有类型数据直接进行操作运算。
子类型定义使用SUBTYPE关键字。
1 O: F$ |$ e% [8 q0 A/ z0 B' H3.数组(ARRAY)
ARRAY是将相同数据类型的数据集合在一起形成的一种新的数据类型。
$ z( ]" B  A9 L! _3 V7 {/ h- Y- STYPE type_name IS ARRAY (specification) OF data_type;
* x* U. x" \) D( S4 L–定义新的数组类型语法结构
5 @% k  f) o8 uSIGNAL signal_name: type_name [:= initial_value];
: V- ]$ a2 H! a1 v–使用新的数组类型对SIGNAL，CONSTANT, VARIABLE进行声明
例如：
9 R5 [1 l, e0 TTYPE delay_lines IS ARRAY (L-2 DOWNTO 0) OF SIGNED (W_IN-1 DOWNTO 0);
–滤波器输入延迟链类型定义
TYPE coeffs IS ARRAY (L-1 DOWNTO 0) OF SIGNED (W_COEF-1 DOWNTO 0);
–滤波器系数类型定义

游客，如果您要查看本帖隐藏内容请回复

leleeda

谢谢分享