一种反熔丝FPGA设计

Taio

基于Actel反熔丝FPGA的高速DDR接口设计

　　摘要：文章提出一种基于Actel 公司RTAX – S 系列耐辐射反熔丝FPGA 实现的高速DDR 输出电路的设计方法。通过Modelsim 对其进行了布局布线仿真分析和验证，验证了设计方法合理、可行，有助于反熔丝FPGA 后续星载应用。

　　0 引言

　　随着航天技术的发展，FPGA 等大规模逻辑器件越来越成为不可缺的角色； 同时处理数据量的增大、以及各类型接口电路的交叉使用，使得合理、可靠的高速接口设计成为衡量设计优劣的关键。而由于空间环境的特殊性，导致近年来在轨卫星产品中单粒子翻转（ SEU） 频发，使得设计人员必须考虑将以SRAM 为基础的FPGA 设计移植到更为可靠的ASIC或反熔丝FPGA.

　　DDR（ Double DataRate） 是双倍速率读写技术的意思。传统的数据处理方式在1 个时钟周期内只传输1 次数据，是在时钟的上升期进行数据传输； 而DDR 内存则是1 个时钟周期内传输2 次数据，能够在时钟的上升期和下降期各传输1 次数据，因此称为双倍速率读写技术。采用DDR 技术可以在相同的总线频率下达到更高的数据传输率。

　　

游客，如果您要查看本帖隐藏内容请回复

cat12620

看一下