EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 alexwang 于 2018-9-6 17:41 编辑 # |& j5 N$ u0 y; j3 |4 Y4 C1 E4 N
, t- k- M+ u# x6 G1 N多时钟FPGA设计策略阐述 利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。
3 C C7 y8 V" t9 ~8 e5 ^5 q3 ]3 H
FPGA设计的第一步是决定需要什么样的时钟速率，设计中最快的时钟将确定FPGA必须能处理的时钟速率。最快时钟速率由设计中两个触发器之间一个信号的传输时间P来决定，如果P大于时钟周期T，则当信号在一个触发器上改变后，在下一个逻辑级上将不会改变，直到两个时钟周期以后才改变，如图1所示。 ' K l+ R. x( \% e+ N$ P
$ J7 I, t) P* X: @
4 y/ U/ O3 I$ @' r* M' y1 q7 U& f2 T5 N! f
| 
/1 
发表于 2018-8-30 11:32
收藏
淘帖
支持！
反对！