|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
9 G7 F- ^& X. s8 i P& j
总的布线规则:- ^( P. ]" ^6 ^5 l
1. 画定布线区域,距PCB板边≤1mm 的区域内,以及安装孔周围1mm 内,禁止布线。2 S1 N2 E' e3 z& O
2. 电源线尽可能的宽,不应低于15mil,信号线宽不应低于4mil,cpu出入线不应低于4mil(或6mil),线间距不低于8mil;高密度板可采用4/6mil的线宽/间距,低密度版,尽量采用6/8mil的线宽/间距。重要信号线间距须遵循3W原则。
& G; D1 @: j2 P+ k# b4 \ 3. 正常过孔不低于12mil;高密度板可考虑采用内外径8/12mil以上的过孔,低密度板采用12/24mil以上。' s( D7 \( a$ T; P2 e' f
4. 印制板上的走线尽可能短。6 J8 o# v8 U% F
5. 线应避免锐角、直角,采用45°走角;板材为FR4的高速板,考虑玻璃纤维的十字编织方式,信号速率达到4GHz时需采用10度走线方式以达到更好的阻抗控制,或者让板长将玻璃基板旋转10度(增加费用,不建议采纳)。3 C5 |0 _9 l5 ]/ G
6. 每个层的信号线走线方向与相邻板层的走线方向要不同,最好是相邻层信号线为正交方向。
! o- r/ Y9 a" C# t; t3 c, a5 g 7. 防止信号线在不同层间形成自环。
/ |/ t* M+ o2 a2 K 8. 通常情况下,不允许出现一端stub。在设计跳线时,跳线两端都应加跳接电阻/电容,而不是只在一端加。
; a( J! I* i/ d% `0 u2 l 9. 电源线、地线的走向最好与数据流向一致,以增强抗噪声能力。
8 |: q" V# F0 w7 g$ G- d* l 10. 差分信号线,应该成对走线,尽力使它们平行、靠近一些,并且长短相差不大,尽量少打过孔,必须打孔时,应两线一同打孔,且添加伴随地过孔。: i3 E& u( u5 B, ?1 S
11. 相同属性的一组总线,应尽量并排走线,做到尽量等长。
+ A/ E# `- \% L. [& z 12. 在PCB板上的输入端和输出端的导线应尽量避开相邻平行,最好在二线间放有地线,以免发生电路反馈藕合。5 t# @! e5 \/ ~$ j0 C
13. 数字地、模拟地要分开,对低频电路,地应尽量采用单点并联接地;高频电路宜采用多点串联接地。对于数字电路,地线应闭合成环路,以提高抗噪声能力。
4 ~; ]+ z$ }2 [' N( y K0 y( O 14. 整块线路板布线、打孔要均匀,避免出现明显的疏密不均的情况。当印制板的外层信号有大片空白区域时,应加辅助线使板面金属线分布基本平衡。
2 }2 ^5 X' H; g9 `; a 15. 低频电路可采用单点并联接地,实际布线可把部分串联后再并联接地,高频电路采用多点串连接地。地线应短而粗,对于高频元件周围可采用栅格大面积地箔,地线应尽量加粗,如果地线是很细的导线,接地电位随电流变化,使抗噪性能降低。
0 i7 v! b' Q/ z8 u4 A7 e 16. 同一网络的布线宽度应保持一致,线宽的变化会造成线路特性阻抗的不均匀,当传输的速度较高时会产生反射,在设计中应该尽量避免这种情况。在某些条件下,如接插件引出线,BGA封装的引出线类似的结构时,可能无法避免线宽的变化,应该尽量减少中间不一致部分的有效长度。
; d4 o6 {. s! n 17. 多层板在设计层叠结构时要尽量对称并遵循20H原则,各层走线密度和铺铜也要尽量对称,以减少线路板焊接时翘曲并改善EMI。
, | f6 }5 Z! L3 ] 18. 信号线不要跨越电源分割、地分割。信号参考平面要尽量完整。
6 J( U. H B I 19. 阻抗控制:对于需要阻抗控制的信号线要严格按照计算好的数据布线,并在制板说明中要求板厂做阻抗控制。对于不需要阻抗控制的信号线,也要计算阻抗后布线,养成良好的习惯,一般来讲,单端信号按照50欧姆阻抗布线。双面板中按常规模型计算阻抗,走线线宽太大,很难做到,可采用以下模型计算阻抗: ]2 j6 Q1 o+ ?9 t; T
20. 在低频电路中应慎用栅格敷铜。栅格敷铜可有效改善大面积铜皮起泡的问题,但栅格敷铜可以看成是有无数走线组成的,使用栅格敷铜时需要考虑栅格线的电长度与线路板工作频率的关系。电源也应尽量采用敷铜的方式,电源敷铜采用实心敷铜。) F0 T/ L. b# m4 q2 W
特殊布线规则:
9 Q# S! i; O1 v' F; T0 O: } 1. 电源和地的布线
# [* V" K) Q8 N1 L9 T' T7 z (1 )尽量加粗电源线、地线宽度,减少环路电阻。尤其要注意使电源线、地线中的供电方向,与数据、信号的传递方向相反,即:从末级向前级推进的供电方式,这样有助于增强抗噪声能力。
( Q. X' @! A e m (2 )最好是地线比电源线宽,它们的关系是:地线>电源线>信号线。
$ Q) w! w O0 { m. ~ (3 )用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层。8 l7 {' p# @1 ?" l3 r9 }; @6 U
(4 )数字地与模拟地分开,若线路板上既有逻辑电路又有线性电路,应使它们尽量分开;低频电路的地应尽量采用单点并联接地,实际布线有困难时可部分串联后再并联接地;高频电路宜采用多点串联接地,地线应短而粗,高频元件周围尽量用栅格状大面积地箔。
" T6 A7 s' Y4 G- ?4 M3 f Y; O8 h (5 )数字电路系统的接地线要构成闭环路,能提高抗噪声能力。
, B0 r" H6 M8 O. r 2. 信号线布在电层上5 |! C/ m1 j$ O% A# r \0 L
当信号线层没有布完的线剩下不多时,布在电源层上。在电源层布线时要考虑不能破坏电源层作为相邻信号层参考层的完整性。
3 ^: }4 R! Q$ V" ~+ t: J 任何信号线都不要形成环路,如果不可避免,环路应尽量小,信号线的过孔应尽少。
+ G: h' ^% N+ |3 Q 3. 时钟的布线' j& N1 H2 M* t4 e5 K) n
在布时钟线时应少打过孔,尽量避免和其它信号线并行走线,且应远离一般信号线,最好做到3w,避免对信号线的干扰。同时应避开板上的电源部分,以防止电源和时钟互相干扰。当一块电路板上用到多个不同频率的时钟时,两根不同频率的时钟线不可并行走线。时钟线还应尽量避免靠近输出接口。: G* F. ~* b& O
4. 晶振的布线% D; m- ~7 U! y9 @2 c
所有连到晶振输入输出端的线尽量短,以减少噪声干扰以及分布电容对晶振的影响。晶振可以采用环绕敷铜,并将晶振外壳接地,以改善晶振对其他元器件的干扰。) t* X+ C6 v3 T' w
5. 布局方式对布线的影响- Z$ y7 F2 E* I6 Q! M. [2 Y
有时候选择好的布局方式会让布线变得简单许多。如DDR3 中,采用fly bye拓扑的话,时钟线和数据线的等长不需要特意控制,只需要注意时钟和地址线的stub需要等长。如果采用T型网络,等长规则会异常麻烦,从而导致过分绕线。过分绕线往往带来负面影响。; O n6 o3 R: J- D" Y
一. PCB 简介:
* u7 N$ H2 C/ G5 ~5 F c 1.PCB(Printing Circuit Board )材料:
6 t$ B9 j5 j+ D' J8 w M 印刷线路板,是由覆铜层压板制成,常用的覆铜层压板是覆铜酚醛纸质层压板、覆铜环氧纸质层压板,覆铜环氧玻璃层压板、覆铜环氧酚醛玻璃布层压板,覆铜聚四氟乙烯玻璃布层压板和多层板用环氧玻璃布等。环氧树脂与铜箔有很好的粘合力,且用环氧树脂做成的板子可以在260℃ 的锡炉中不起泡,也不容易受潮,故此种材料制作成的PCB应用较多。超高频的PCB最好使用覆铜聚四氟乙烯玻璃布层压板。在要求阻燃的PCB中也加入了一些阻燃树脂材料。* a$ @7 g- R3 Q9 F, g7 r7 U6 s
2.PCB(Printing Circuit Board )板层:(以四层板为例)silk screen (Top overlay): 丝印层solder Mask (Top/Bottom): 阻焊层Paste Mask (Top/Bottom): 锡膏层Top:顶层是元件层Bottom:底层是焊接层
. H7 j8 p. k/ O" `4 R Drill Guide(Drill Drawing): 钻孔层
8 R7 ? i+ t* w Keep out layer: 禁止布线层,用于设置PCB边缘Mechanical Layer:机械层用于放置电路板尺寸Multi Layer: 穿透层Vcc Layer:中间电源层Gnd Layer: 中间地层二.PCB的整体布局:) B9 M9 h; W6 k; M3 }4 r
关于PCB 走线/ L Y& z6 }) |/ ~! B: [1 }
二. PCB 的各种钻孔:
- K' r* p$ q9 ] PCB 有非镀铜孔(NPTH)、镀铜孔(PTH)、过孔(VIA)、埋孔(Buried)、盲孔(Blind)等。. w0 ]! ~% l& @, y; B6 O
关于PCB 走线; N& o* o) g/ f, _! ~2 p* S
(1). 镀通孔(PTH):孔壁镀覆金属来连接中间层和外层导电图形的孔.
- K: X4 _% ]1 @% Y4 `3 j6 B (2). 非镀通孔(NPTH):孔壁不镀覆金属来机械安装和机械固定组件的孔.(如螺丝孔)(3).导通孔(VIA):用于PCB不用层之间的电气连接,(如盲孔和埋孔),不能插装组件引脚或其他增强材料的镀通孔.
4 X$ { Y% ?" d* V& X( J 盲孔(Buried) : 用于多层PCB内层和外层之间的电气连接.0 N, c5 b/ O/ G7 d5 O
埋孔(Blind) : 用于多层PCB内层和内层之间的电器连接.
0 w4 S. M% @5 L* K- P! Z3 a 关于PCB 走线关于PCB走线关于PCB走线0 p. k h3 H) z6 ]: K, U9 r8 ~
关于PCB 走线- o% S* `$ v6 y' A/ u
三. 关于PCB走线PCB的尺寸单位:) R6 v+ L8 I3 {9 k: [0 Q
1.PCB 中有两种单位:分别为英制(Imperial)和公制(Metric)各单位的换算如下:/ t. N* q8 O. g6 M; s+ q
1 米(m)=3.28英尺
( M5 s" K r. Z0 y4 Y 1 英尺=12英寸(inch)
8 r0 ?# A. p! F T7 e2 s 1 英寸=1000密尔(mil)=2.54cm
& L. t6 g) K6 ?: M0 _ 1mm=39.37mil≈40mil
! U7 W# Z! s9 m+ W: r 1mil=0.0254mm
* J+ B" |- Q, X$ h* G* `6 d$ v 1um=39.37 微英寸(mill)# x0 N$ s. j* z' p8 P
1 盎司=35微米(um) 此单位表示铜箔的厚度2.此单位也可表示TV和Monitor的尺寸例如对于37英寸、42英寸的TV,其尺寸是指TV对角线的长度,可表示为:
4 F* O) D0 q- u$ m- a% d 关于PCB 走线1 Z, N, P, }- w/ a; H# n
五、PCB 的安全距离:
* H( j Y( u4 R, c3 C0 y! W$ {5 \ 关于PCB 走线 安全距离是铜箔线与铜箔线(Track to Track)、过孔与铜箔线(Via to Track)过孔与过孔(Via toVia)、铜箔线与焊盘(Track to Pad)、焊盘与焊盘(Pad toPad)、过孔与焊盘(Via to Pan)等之间& t0 q6 I# n+ {; n: e! S
的最小距离(clearance). 9 x! C, w3 g5 w( G
六.PCB 高频电路布线:" S7 K, a0 C& ?8 k
(1 )、合理选择PCB层数。用中间的电源层(vcc layer)和地层(Gnd layer)可以起到屏蔽作用,有效降低寄生电感和寄生电容,也可大大缩短布线的长度,减少信号间的交叉干扰。! o2 o, l; n! q0 V5 F1 l
(2 )、走线方式。必须按照45°的拐角方式,不要用90°的拐角。如图:& _. ~- Y1 ]3 L6 \
关于PCB 走线(2)、层间布线方向。应该互相垂直,顶层是水平方向,则底层为垂直方向,可以减少信号间的干扰。
, ?3 e5 `) G( |& ^1 `0 ^ (3 )、包地。对重要的信号进行包地处理,可以显著提高该信号的抗干扰能力,也可以多干扰信号进行包地,使其不能干扰其他信号。
2 S& ?5 ?& E1 b0 M* _ (4 )、加去藕电容。在IC的电源端加去藕电容。
; a0 k% L `$ @; x4 S6 {: { (5 )、高频扼流。当有数字地和模拟地等公共接地时,要在它们之间加高频扼流器件,一般可以用中心孔穿有导线的高频铁氧体磁珠。
) R5 h7 `. G+ m& V$ u1 M; P (6 )、铺铜。增加接地的面积也可减小信号的干扰。; B6 w! ?& M" y8 P' v
(7 )、走线长度。走线长度越短越好,特别是两根线平行时。$ d! ?2 Q- Y/ ]/ I2 E$ z8 I
七、特殊元件的布线: m5 ?+ V2 W F2 H
(1 )高频元件:高频元件之间的连线越短越好,设法减小连线的分布参数和相互之间的电干扰,容易干扰的元器件不能距离太近。- e; U7 |, |) H# }3 N* w" O
(2 )具有高电位差的元件:应加大具有高电位差元器件和连线之间的距离,以免出现意外短路损坏元器件。为避免爬电现象的发生,一般要求2000V电位差之间的铜箔线距离应大于2mm。
6 U: V, j( D) R& C% x5 |# [ (3 )重量大的元件:重量过重的元器件应该有支架固定。
" N. F0 r( a2 u* {7 D( h7 U (4 )发热与热敏元件:注意发热元件应远离热敏元件。4 j6 @* T- j$ M- D' Y& a* j0 j
八、元件离PCB 边缘的距离:
- D0 g, N& ]: w9 A* x 所有元件应该放置在离板边缘3mm 以内的位置,或者至少距板边缘的距离等于板厚,这是由于在大批量生产中进行流水线插件和进行波峰焊时,要提供给导槽使用,同时也是防止进行外加工时PCB边缘破损,而引起PCB的Track线断裂导致报废。若电路元件过多,不得不超出3mm的范围时,可以在PCB边缘加上3mm的工艺边,在工艺边上开V形槽,在生产时用手掰开。. B& J3 ^" K$ r- c
关于PCB 走线九、PCB设计的重要参数:% k* ~( \0 `3 U* Y3 a; p# z
(1 )铜箔线(Track)线宽:单面板0.3mm,双面板0.2mm(2)铜箔线之间最小间隙:单面板0.3mm,双面板0.2mm(3)铜箔线距PCB板边缘最小1mm,元件距PCB板边缘最小5mm,焊盘距PCB板边缘最小4mm.1 \; B, ~& ^1 Z. [+ H: j9 U' k
(4 )一般通孔安装元件的焊盘直径是焊盘内径直径的2倍。
8 C7 O. d* g* Z (5 )电解电容不可靠近发热元件,例如大功率电阻、变压器、大功率三极管、三端稳压电源和散热片等。电解电容与这些元件的距离不小于10mm.
. L: N1 J z" a' j (6 )螺丝孔半径外5mm内不能有铜箔线(除接地外)及元件。
1 s3 V3 j0 l9 ~& l 关于PCB 走线(7)在大面积的PCB设计中(超过500cm2以上),为防止过锡炉时PCB弯曲,应在PCB中间留一条5mm至10mm宽的空隙不放置元件,以用来放置防止PCB弯曲的压条。
7 Q% Q- P& `! U6 C1 |8 ~, q, R0 C (8 )每一块PCB应用空心的箭头标出过锡炉的方向。
C, X. E3 w% q2 h (9 )布线时,DIP封装的IC摆放方向应与过锡炉的方向垂直,尽量不要平行,以避免连短路。( Q$ g2 e/ C2 u6 J$ i, _
(10 )布线方向由垂直转入水平时,应该从45°方向进入。
" ?0 c' @, Q, z+ ?7 O (11 )PCB上有保险丝、保险电阻、交流220V的滤波电容、变压器等元件的附近应在顶层丝印上警告标记。
8 p9 p9 G+ D A# f7 W. x a (12 )交流220V电源部分的火线和零线间距应不小于3mm。220V电路中的任何一根线与低压元件和pad、Track之间的距离应不小于6mm.并丝印上高压标记,弱电和强电之间应该用粗的丝网线分开,一警告维修人员小心操作。
+ N }7 |7 l: b# |$ F) Y 十、零尔电力科技PCB 设计规则
% y& f" ^; n; f# y5 a 前述九条为网上的基本资料,介绍了PCB 设计的基本概念和规则,下面针对本公司的现状制定PCB设计人员需遵循的规则:2 {9 x! U. x' {# P5 |3 e% e) {
1 、 工具:优先统一使用altium Designer Release 102、 元件库:使用公司统一发布的元件库LERLIB,新设计的库需要确认LERLIB中不含此元件,同时需要更新到该库中。
, u" t# V$ R9 r+ Z. x( I 3 、 SCH规则1 【可视网格及电气网格设为5,10,5】
3 O" T1 f3 x, k3 A 关于PCB 走线8 ~" o$ ?0 e: ]. }% z* S
4 、 PCB规则. r0 F) O$ M: u, t! A- F
ü 最小线距10mil;
% L/ l/ J( v' g' o ü 使用泪滴Teardrops;5 [; K, b4 X2 Z) ^- |9 j8 |; Y
ü 覆铜规则间距为25mil;
! g+ p) m# n0 g( g ü 常规下设计按照1A电流使用20mil线宽,线宽不足时可去线上阻焊层加锡;ü 过孔要求覆阻焊层;ü 板厚1.6mm
& v5 k% n+ `1 S |
|