ALLEGRO布完线发现封装错了，怎么改

weirong

allegro布完线发现那种元件的封装买不到 错了要把4脚的封装改成两脚的，怎么改  高手指点 本人刚学16.01的

ctecsm

先在原理图里改原理图封装，再改PCB封装，再次导入网表就可以了。

superlish

封装换个就可以了~   原理图也改下 ~ 要匹配~

weirong

怎么换啊  就在PCB里换啊 我的原理图有 是别人做好考给我的

ctecsm

1.先换原理图封装
2.再次更新原图
$ }) I" a) |4 f3.改PCB元件封装

weirong

我的原理图和PCB图别人做的 没有以前的网络表了  怎么更新啊

superlish

原理图里的符号现在是4PIN的 , 你先改为2PIN 的 , ( 如果就两网络，直接改，如果现在接的网络多于两个,那就问硬工改）
5 T5 P7 k3 ?" R: |8 Z8 [3 J$ ^在填封装那里填个2PIN的封装 (或者你修改PCB封装,名字不变 ) ,导网表更新
5 R* l7 e( ?# [$ `3 [* y/ y% i
# s: A) `1 Y5 S6 g  S$ h或者直接修改网表

superlish

我的原理图和PCB图别人做的 没有以前的网络表了  怎么更新啊
6 j4 u9 f; n0 ^+ N9 ~; k/ }" F$ \weirong 发表于 2009-2-19 13:27

& Q" D; Y  ~4 D6 \7 F" z3 T
现在要换封装了，以前的网表没用了 ，重新导个更新

weirong

现在要换封装了，以前的网表没用了 ，重新导个更新
superlish 发表于 2009-2-19 13:34

0 T# u* ~7 O$ x' _! ]+ S  A

关键是怎么导  来点实在的啊

xiaopengzi2001

直接更新封装库就可以了阿，如果引脚数一样的话

ctecsm

1.原理图封装改好以后，更新原理图，再导入网表
  导入步骤如下：1.鼠标停放在原理图上。
                2.点Tools---Create Netlist(对话框里面设置为默认，但是文件路径你得知道）
                3.确定。（如有问题会出现提示）这样网表就导出来了。
( X3 g# v0 s  ]9 q' E                4.启动Allegro，点File---imporo--LOgic,选择导入网表的格式是HDL还是CIS，再就在    IMPORT DIECTORY里选择导入的路径。

旅客

关键是怎么导  来点实在的啊
2 ~$ j  z& z, ~5 e3 ~* aweirong 发表于 2009-2-19 17:04

已经很实在了啊！

tao

不要原理图也可以改pcb里面的连接的啊，setup\user prefences\,msic-logic_edit_enable改掉,然后自己在pcb里面连你的吧，logic\net logic\,,update symbol,

towner

14楼正解
不过不推荐这么做