求助，PCIe链路必须Retrain才能跑到Gen3

yixuan898

问题解决了吗？

yixuan898

gavinhuang 发表于 2018-7-19 19:16
7 I& X2 i' u, i, {) d5 N谢谢你的回答，以下是你提到的补充信息：
! y3 H5 E% x0 b! M# V* \
1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...

/ V+ R2 Z( o! i% m/ a你的上行端口是port几

gavinhuang

yixuan898 发表于 2019-5-2 12:10
& F. _) l( H/ x3 W# L你的上行端口是port几

没解决，一直用软件retrain的办法，将就用着。

; k: q( ^1 v) a8 k" K我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。

0 s) k" o# H6 [# S! ~这样接有什么问题吗？
! ]4 D8 |  M% R0 a6 L

yixuan898

gavinhuang 发表于 2019-5-4 10:36
没解决，一直用软件retrain的办法，将就用着。
' t$ u- F6 D/ q
9 b: [( `& H2 d: T& J* ^我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

/ ]% l! F3 |' [' a! V$ c/ t* M你 加我的qq：1098549099 以前我也遇到过

yixuan898

gavinhuang 发表于 2019-5-4 10:36
! c4 e' @- O" N5 m4 m/ q4 @6 S没解决，一直用软件retrain的办法，将就用着。
) @7 p& ^1 Z( c! F
% b3 L' N) k, @% K" ^1 q0 u我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

使用的方法一样X8上行，4X4下行
! |+ \9 I+ u0 K/ N: ^8 H: X

gavinhuang

yixuan898 发表于 2019-5-5 13:04
你 加我的qq：1098549099 以前我也遇到过

你的QQ加不上啊，能不能加我：318682564，谢了

xiangyili

请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
  s3 k4 z3 U# F' u9 ~! Q1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.
' }5 I, L; _1 V6 n* ]2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.

jiangchao3392

学习学习mark

hitechor

PLX没出一个修改这个Bug的芯片么
) @# q+ E. E; x( o- D' n这样用，太闹心了
5 \- v2 n# w' Y) s
+ o4 f4 X  o& ?87系列的都有这个问题，别的估计也是坑

chinest2010

你好，你们的PEX-8724在画PCB的时候有做pin delay?

无疑是什么

我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了