求助，PCIe链路必须Retrain才能跑到Gen3

gavinhuang

我们系统的PCIe链路示意图如下图所示；
0 [8 {5 D) a4 B0 D2 S) T% X0 g问题：每次开机或者重启后，通过工具可以看到CPU和PEX8724之间的PCIe链路是工作在Gen3的状态，但是PEX8724与下游的PCIe设备之间是工作在Gen1的，通过工具强制让PCIe链路重新训练（retrain）之后，PEX8724与下游的设备之间的链路才能工作在Gen3。
& z- c# M5 W6 T" r, A
& b: K8 ~; j: u9 G. T& R
; a0 v& n4 |- ~$ [( z
有没有大神可以指导一二，非常感谢！
- r- c" p3 h7 J' p) z3 ~
& V/ h" }* E% u) z" J9 A% m- }
  h, @& W. F" m

Jujianjun

PCIE的启动顺序是这样的：
1. PCIE 的root complex上电后，会先由LTSSM状态机开始检测
2. 分别detect -> polling -> Config -> L0,这时候都是工作在2.5G
8 n5 ~3 n2 x, J$ w8 ~% p+ R# z1 W3. 进入L0后， 会进入recovery状态， 协商进入GEN2或者GEN3
4. 具体的状态图附图所示， 这部分比较抽象， 如有不明白的可以call我电话18621873572

gavinhuang

Nick.song 发表于 2018-7-19 10:47
請問"通过工具强制让PCIe链路重新训练（retrain）"這段敘述是透過什麼工具?
以及Downstream的Device是什麼 ...

9 M' Z3 g/ U; {8 w* s* L8 L谢谢你的回答，以下是你提到的补充信息：

1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Link”的寄存器位，这个位默认是0，强制改成1让链路重新训练；
* \! b% }6 x  ~( ]3 X% `1 Q. @2、Downstream的PCIe device，是M.2接口的SSD，PCIe带宽是x4的；
# `3 O# Z/ I1 D) M& }3、给到PEX8724和4个PCIe device插槽的是同一个source，都是从同一个Clock buffer出来的；
7 J1 K# w. X% A$ v1 {4、Reset信号不是同一个source，以下是Reset信号以及PCIe信号的连接示意，Reset信号算是同源吧，因为FPGA接收到Reset信号后会立刻给PEX8724以及4个Device信号输出reset；

如果怀疑reset信号的话，有2点说不通吧：
4.1、CPU和PEX8724之间每次都能正常工作到Gen3的，无论是开机还是重启，无需retrain，为何PEX8724和down device之间都需要retrain呢？
9 _- \0 N6 _; H6 X; E0 D, k: W4.2、把强制retrain的操作通过driver（驱动）装到系统上，开机之后强制retrain，都能工作到Gen3，但是如果此时将系统重启（重启时系统不会掉电，包括FPGA，此时FPGA将reset in直连到out、o1、o2、o3、o4管脚的），重启之后，PEX8724与down device之间又掉到Gen1了，为什么呢？

3 \7 e( B9 \- @+ k% b" L" x
3 W# o" [; o4 Q

gavinhuang

% {" `' f% z2 ^6 j

Nick.song 发表于 2018-7-20 10:10
* V- ?" O: j  ]" T初期我應該會做幾件事情.
1.更換其他Device確認不是單一Device造成.
2.量測Downstream PCIe 訊號.

3 C5 n2 s( t& S2 a3 @谢谢你的建议
1、更换过其它Device，至少两块不同的M.2 接口的SSD，还更换过我们自己做的板卡，PCIe信号连到板卡上的FPGA，FPGA是支持PCIe 3.0的，这应该也算是了吧；
2、你说的量测Downstream PCIe信号是什么意思？通过设备直接量测接收端的PCIe信号吗？你是怀疑PCIe信号loss太大或者是信号质量不好吗？不过我们也没有设备可量测PCIe信号，小公司·······
6 p8 a$ r* O5 D3 Q/ i3、我刚查了你说的PLX SDK，我第一次听说，是一个PLX官方的纯粹的软件吗？需要购买吗？需要搭配什么硬件才能用吗？能不能麻烦再稍微介绍一下你说的这个办法呢？4、刚刚试了，关掉ASPM没有用；
+ _% O5 o! D6 b2 P  m

; }6 r! W0 \6 [% ?【更正】昨天我说的有一个现象说错了，现在更正一下，我们将强行改寄存器retrain的办法，通过driver装到系统上，开机后能正常工作到Gen3，重启后也没问题，但是如果系统进入睡眠状态，再重新唤醒的话会掉到Gen1。
  G4 t# X* r; I. ~8 b5 ]* [+ G
: y1 K$ b  @% J

Jujianjun

是不是有什么寄存器或者芯片的strap pin，在上电时把端口强制为Gen1 ?

Nick.song

請問"通过工具强制让PCIe链路重新训练（retrain）"這段敘述是透過什麼工具?
8 _6 P, n" u% c) @3 [* q以及Downstream的Device是什麼裝置?
* R0 {8 @. T  U  r3 @  AReset給PEX8724與PCIe device 是同一個source嗎?
+ I3 u& V2 Q$ d2 ?' OClock給PEX8724與PCIe device 是同一個source嗎?
可以再補充些資訊嗎?

gavinhuang

Jujianjun 发表于 2018-7-18 13:43
) _, S) O" O; w" Z* W9 r是不是有什么寄存器或者芯片的strap pin，在上电时把端口强制为Gen1 ?

谢谢你的回答。

4 F* X* H0 E% R+ p3 pPCIe switch的strap pin我确认过了，是强制为Gen3的，根据DATASHEET，直连到1.8V。



4 [) Y6 I4 d. R5 f/ m请问一下，有没有什么类似于日志文件的，能记录PCIe链路training的过程、结果？

Nick.song

初期我應該會做幾件事情.
: v$ `7 M. V- o5 S1.更換其他Device確認不是單一Device造成.
3 x2 e; b7 t% Q2.量測Downstream PCIe 訊號.
3.透過PLX SDK確認register是否有error訊息.

給你參考.

Nick.song

再補充一個,
- z0 J, i$ @! L2 t" y- i& r: t% n可以關掉ASPM試看看.

Nick.song

9 W7 Y4 V" z) O: i3 @% {* k! m2. Yes,確認是不是訊號品質太Margin導致降速,排除訊號品質的問題.如果沒有儀器只能先計算一下Total Channel loss看一下是多少dB.
: A( _8 D8 r+ F6 A$ h3. 請參考 https://www.broadcom.com/products/pcie-switches-bridges/software-dev-kit
; a! A" N* U" PSDK可以在系統端直接透過in-band去access PLX chipset,但這需要license,請與FAE洽詢.
% o: J4 S/ S* p1 W" J
更正這一個敘述,
是不是進入睡眠後你們的driver沒有再去修改Regiset,
) s2 C5 `/ o! G' z1 ?. d只有開機時才有去修改.

ykwym

去改serdes的参数吧，PLX的serdes并没有那么的好。PLX有个文档讲怎么调serdes的，不过那文档不是人看的。。。。
+ m& ~8 i% Q) a

zymelo

谢谢无私分享

Jujianjun

gavinhuang 发表于 2018-7-20 11:18
谢谢你的建议
! A  ?  q% s& }0 C+ ^1、更换过其它Device，至少两块不同的M.2 接口的SSD，还更换过我们自己做的板卡，PCIe信号 ...

【更正】昨天我说的有一个现象说错了，现在更正一下，我们将强行改寄存器retrain的办法，通过driver装到系统上，开机后能正常工作到Gen3，

重启后也没问题

，但是如果系统进入睡眠状态，再重新唤醒的话会掉到Gen1。


根据上面这段描述， 很大的可能还是因为上电时，switch工作在了gen1， 因为进入睡眠状态后，是不是在eletrical idle的情况下， switch又回到了上电时的状态 ？
, i0 s# x- J+ x6 A  ?: ^) r
" @6 J7 z4 ?( D8 W3 r/ f
- O- A0 _" k; D' m; V% e另外LTSSM链路训练时，是没有日志文件的，除非用PCIE 协议分析仪， 来监控分析整个训练的过程

gavinhuang

Jujianjun 发表于 2018-7-28 16:14
【更正】昨天我说的有一个现象说错了，现在更正一下，我们将强行改寄存器retrain的办法，通过driver装到 ...

谢谢你的回答。
现在就是不知道为什么上电的时候会工作在Gen1，我们没有协议分析仪，无法监控分析整个训练过程；
1、电源的时序测量过了，CPU发出reset信号之前，PCIe switch的几路电源早早就准备好了
2、更不可能是链路通道的信号质量问题，如果说是链路的Loss太大，为什么让链路重新训练（retrain）之后却又正常了呢？而且，训练时，因为链路loss降低速率应该是降到Gen2，能够降到Gen1，链路要差到什么程度了。
7 d6 v- N' w* \0 x+ T

Jujianjun

gavinhuang 发表于 2018-7-30 10:16
9 P3 a* I9 p' E" ]7 f9 U5 X谢谢你的回答。
现在就是不知道为什么上电的时候会工作在Gen1，我们没有协议分析仪，无法监控分析整个训 ...

同意，根据现象看，应该不像是channel信号质量的问题：
) A$ s: j0 r& ?6 U: O, T: I. g
提个建议：通过软件能把LTSSM开始训练的时间往后Delay一下吗？ 我不是很肯定训练状态机是否可以manual control，会不会时钟锁定有关联？ ^_^， 我瞎猜的。
0 U, F8 P/ ]9 k+ b  R( M# ^
  y& N" ~$ f/ d. c谢谢
( w' D( T: B/ t