求助，PCIe链路必须Retrain才能跑到Gen3

yixuan898

问题解决了吗？

yixuan898

gavinhuang 发表于 2018-7-19 19:16
' a; X. P/ f) M2 }" k' y: Y/ p( p谢谢你的回答，以下是你提到的补充信息：

1 Y8 k0 T+ B. ^) q7 h1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...

你的上行端口是port几

gavinhuang

yixuan898 发表于 2019-5-2 12:10
+ }. G3 t* q# i% X6 B7 Y/ r% j. c你的上行端口是port几

没解决，一直用软件retrain的办法，将就用着。

  p* D) a  i% C4 v1 H% {; Y2 {我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。
4 d, d% N4 \6 ?5 G4 u
这样接有什么问题吗？
9 ?( _" @9 H7 G7 [# a* B4 c

yixuan898

gavinhuang 发表于 2019-5-4 10:36
没解决，一直用软件retrain的办法，将就用着。
- p- g, \) B1 e' r: j
: M( L; L* j; D2 G+ f我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

2 D  L" y5 `; |" e2 Y" ^( b0 M你 加我的qq：1098549099 以前我也遇到过

yixuan898

gavinhuang 发表于 2019-5-4 10:36
% E* f5 [) a- ~) z4 W没解决，一直用软件retrain的办法，将就用着。
/ ^: i$ J- ^/ y, |' V
* j: c" l; I* I: f9 _/ R我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

) z9 t7 }( q3 h& h使用的方法一样X8上行，4X4下行

gavinhuang

yixuan898 发表于 2019-5-5 13:04
' k( Q/ v1 N8 l9 ]0 d你 加我的qq：1098549099 以前我也遇到过

. G# ?9 _  g/ h- V  Y- q你的QQ加不上啊，能不能加我：318682564，谢了

xiangyili

请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.
2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.

jiangchao3392

学习学习mark

hitechor

PLX没出一个修改这个Bug的芯片么
9 t3 b2 }5 X7 z  S+ t) k0 W) v5 o, g这样用，太闹心了

87系列的都有这个问题，别的估计也是坑

chinest2010

你好，你们的PEX-8724在画PCB的时候有做pin delay?

无疑是什么

我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了