求助，PCIe链路必须Retrain才能跑到Gen3

yixuan898

问题解决了吗？

yixuan898

gavinhuang 发表于 2018-7-19 19:16
谢谢你的回答，以下是你提到的补充信息：
6 s% ^8 Z3 t* J
' q" G. r8 }) G9 ^  t. D1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...

2 Z% ^5 s: m. @  w) h( y1 O; |( \你的上行端口是port几
& }. H* q. i+ S( {3 O3 ~! y

gavinhuang

yixuan898 发表于 2019-5-2 12:10
' `% }8 |) ~& C# }6 |你的上行端口是port几

" n7 K! u! V6 [$ u5 o/ K没解决，一直用软件retrain的办法，将就用着。
" c: h  |, Y+ _1 @3 m9 U
8 I9 y0 A( c' U& u. W% b2 o我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。

" m* u. |  b2 W+ b这样接有什么问题吗？
' _1 R' w/ q) D$ t7 _" @

yixuan898

gavinhuang 发表于 2019-5-4 10:36
( O% {2 L- l  d9 O; @; X  J没解决，一直用软件retrain的办法，将就用着。

我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

你 加我的qq：1098549099 以前我也遇到过
0 u( s7 g0 K- s: V6 B9 h7 ?% h9 f

yixuan898

gavinhuang 发表于 2019-5-4 10:36
; U9 r0 r$ g" q/ A0 ]3 O: E没解决，一直用软件retrain的办法，将就用着。

2 ^$ Z- x; h, R: l我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

% q- ^/ P  ^* O0 h使用的方法一样X8上行，4X4下行

gavinhuang

yixuan898 发表于 2019-5-5 13:04
0 W$ s5 e; x* M- v0 l你 加我的qq：1098549099 以前我也遇到过

. `- t( u& l3 Q1 @$ B3 w! N你的QQ加不上啊，能不能加我：318682564，谢了
" `7 }" F: M: k  g- z- }5 f

xiangyili

请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.
2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.
/ ~) ~2 r0 n3 Q$ T! r

jiangchao3392

学习学习mark

hitechor

PLX没出一个修改这个Bug的芯片么
4 }# A6 f; T, [这样用，太闹心了
- Y# b" v/ T: b5 [/ r
$ f8 z" g( O+ J: x6 K: F! y% F1 f87系列的都有这个问题，别的估计也是坑

chinest2010

你好，你们的PEX-8724在画PCB的时候有做pin delay?

无疑是什么

我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了