求助，PCIe链路必须Retrain才能跑到Gen3

yixuan898

问题解决了吗？

yixuan898

gavinhuang 发表于 2018-7-19 19:16
谢谢你的回答，以下是你提到的补充信息：
) V# S% B/ }/ l; G
+ E1 d7 @( R' {  [) v1、用类似于PCIScope的工具，PCIe switch有一个“Retrain Li ...

: e/ D$ M  w' X+ s) x! R1 [& H; k你的上行端口是port几
2 M1 i3 [2 a( s$ R- q6 z8 G: ~- G

gavinhuang

yixuan898 发表于 2019-5-2 12:10
你的上行端口是port几

" u& W/ A6 x! \3 |, V. M7 N没解决，一直用软件retrain的办法，将就用着。

我上行是x8的，下行是4组x4的，我也不知道上行的x8对应的是port几。这颗芯片的PCIE信号一共有24个lane：尾缀分别是PEX_PETN/RN[0:15]、PEX_PETN/RN[24:31]，上行的端口我接的是PEX_PETN/RN[0:7]，剩下的分别接4组x4的下行端口。
" m: b$ `- e2 R
8 Q0 a1 g4 b" g8 }$ J: U, y. C( @这样接有什么问题吗？

yixuan898

gavinhuang 发表于 2019-5-4 10:36
没解决，一直用软件retrain的办法，将就用着。
0 r; n$ S! ~: Q
我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

你 加我的qq：1098549099 以前我也遇到过

yixuan898

gavinhuang 发表于 2019-5-4 10:36
7 }0 ~& c, E1 E, q+ @) B没解决，一直用软件retrain的办法，将就用着。

我上行是x8的，下行是4组x4的，我也不知道上行的x8对应 ...

使用的方法一样X8上行，4X4下行
. u  M5 l) B3 B3 l7 ^3 k. {" H

gavinhuang

yixuan898 发表于 2019-5-5 13:04
你 加我的qq：1098549099 以前我也遇到过

; u. v- M1 T$ `3 \) r你的QQ加不上啊，能不能加我：318682564，谢了
8 b' ^0 [. j, D9 F, }

xiangyili

请问，你遇到的问题解决了吗？我用的是pex8732也遇到与你类似的问题
( h4 a2 `7 Q% |) R# ?1.用三星的970 EVO Plus SSD,上电后是Gen1，需要retrain link一下才能到Gen3.
6 M# t! c2 u9 n* ~  p9 `0 e0 O1 ~; L2.用Plextor 的PX-256M9PeG和我们自己做的SSD ,上电后 都可以直接达到Gen3.

jiangchao3392

学习学习mark

hitechor

PLX没出一个修改这个Bug的芯片么
这样用，太闹心了

# p% @; X6 P) o/ Y+ \87系列的都有这个问题，别的估计也是坑

chinest2010

你好，你们的PEX-8724在画PCB的时候有做pin delay?

无疑是什么

我也遇到过，我的做法是加一颗MCU，通过I2C写寄存器retrain，这样就不用用软件写寄存器了