求救ALLEGRO布局部分元件放不了ALLEGRO界面里

毒女

allegro手工布局,一种是将元件一个个从库中放入板框内。另一种是一次性全部放在板框外面
  
   我用的是第一种方法。为什么最后U1，JK1，（T1，T2，T3，T4共用一个PCB封装）。无论自己怎么放，还是放不了ALLEGRO界面里。
- ^4 q/ q  t% @; _% A  
  之前以为是封装没有做好。于是重新做了JK1/T1的封装。再导入NET。最后。还是老样子

' n! V% W+ Q4 _' c% ^2 v( U   请求大家看看这是什么情况。
* E1 O9 R* \* h& C) T& o

superlish

看它提示是什么原因先?

毒女

他的提示跟放其他元件的提示是一样的，明天上班我上传上来吧

毒女

上班了.刚刚又试了一下.还是放不了U1
请看看输入命令栏的报告吧
0 s; q) S7 n+ G1 B8 P

cathyyuan

我有以下三点建议：
1：看一下原理图该封装的管脚的数目是不是和pcb封装的数量一样
2：看一下该器件的pad是否在库中
/ G( c: r; P  K- C. ~: ]. J3：pcb封装名和原理图是否一致

su54

有可能是樓上說的第一點！

lara_bxc

如果是5楼说的原因的话，导入网表时就会提示错误了

molyzhang

应该是5楼说的第一点的问题

袁荣盛

如果是你PCB封装引脚数比原理图符号引脚数多的话
: I: J* w$ w' g导网表时只会是warning
8 Q( t* c, y: z. N
6 b, N: d2 Z( S5 I( i: s如果反过来才会是error
' w7 T4 I% K+ b6 i7 xwarning是可以忽略的
所以楼主会出现这样的问题    log里面有提示pin numbers dont match，check device...

毒女

我有以下三点建议：
  N$ s* r4 L% b3 K  b1：看一下原理图该封装的管脚的数目是不是和pcb封装的数量一样
. N9 j2 @' H% D- i: f; m: W2：看一下该器件的pad是否在库中
' z: W* b# B( O: z- Z3：pcb封装名和原理图是否一致
cathyyuan 发表于 2009-2-13 09:37

* w% ^( J. G$ _7 ^1 s$ O/ P
是的.刚刚才发现原理图只有几个PIN.PCB封装它却多了几个PIN.
1 |, U- _; T9 N6 E
  崩溃.在PADS里面.只有原理图比PCB的脚会多的时候的时候. 才会有问题的呀.
0 d$ w$ X, C. V1 u$ Q" m$ {  怎么ALLEGRO里面.原理图一定要跟PCB数量一样吗.
  这样的话.只能改原理图了吧..

毒女

如果是你PCB封装引脚数比原理图符号引脚数多的话
导网表时只会是warning

1 S( X, T3 V" V) p如果反过来才会是error
  G# m; s+ P6 ~& d* z( Cwarning是可以忽略的
所以楼主会出现这样的问题    log里面有提示pin numbers dont match，check device...
袁荣盛 发表于 2009-2-13 10:36

* P+ M& L: N3 O, Z7 e+ n厉害,
还真的是PCB封装引脚数比原理图符号引脚数多

瓷娃娃

怪不得他们要求我一定要把NC都画上，要不会报错。原来真有。

毒女

刚刚又去看错误报告.有很多警告
8 g0 O3 R. g: XSpawning... "C:\Cadence\SPB_15.5\tools\capture\pstswp.exe" -pst -d "d:\project\sch\allegro\pdc20090213.dsn" -n "d:\project\sch\allegro\allegro" -c "C:\Cadence\SPB_15.5\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"
#1 Warning [ALG0047] "No_connect" property on Pin "IC1.7" ignored for IC1: SEND, MCU (13.50, 4.00). Connecting pin to net "N16888364".
3 ]6 Q$ s) z' L8 D$ l2 \  Q#2 Warning [ALG0047] "No_connect" property on Pin "IC1.5" ignored for IC1: SEND, MCU (13.50, 4.00). Connecting pin to net "N16888362".
#3 Warning [ALG0047] "No_connect" property on Pin "IC1.11" ignored for IC1: SEND, MCU (13.50, 4.00). Connecting pin to net "N16888046".
#4 Warning [ALG0047] "No_connect" property on Pin "JK1.1" ignored for JK1: SEND, MCU (11.90, 9.20). Connecting pin to net "CAMERA".

SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
% o; o* }9 W+ n' @: D, y: v   WARNINGS ON
8 d6 F# ^1 S2 B& p$ H  o+ w5 I8 N No error detected
" G; i2 [% |+ x$ e5 a6 `& O No oversight detected
No warning detected
cpu time      0:01:11
8 X0 q* c+ }/ [  E# r& i* `elapsed time  0:00:00
; z+ e0 f8 d# ^

9 w: d5 [  Q# i" c) Q# |+ \. J  我看了原理图.它们都是连接在一起的.我想只要导网络不删除网络就可以了吧.  
  现在元件全部可以放入到ALLEGRO里面了. 那这些警告可以忽略吧
  下一布就是布局了.
; k8 A  ~6 u7 M: W2 d" f' a4 E

袁荣盛

也可以在画封装的时候把多余的PIN做如下设置为Mechanical
就不会出现错误了
' |/ f9 |0 L. N, k  i# S* `

毒女

也可以在画封装的时候把多余的PIN做如下设置为Mechanical
0 N% [! q4 e: c6 P8 {9 ?, h& L8 U就不会出现错误了
, ~9 J+ o9 t6 h( o4 E5 O16129
袁荣盛 发表于 2009-2-13 11:47

高手呀.原来把多的PIN改成机械的而非元件.就可以避免了
3 E! U# T: O5 f* `9 |  S4 k
谢谢.受教了..