|
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
目的:设计了一个驱动控制电路(包含了触发逻辑功能,较复杂),打算用cadence-Pspice仿真;2 s# \- v5 P, `3 E7 c( u
方法:驱动和实现通过分立器件(电阻、电容、电感、MOS管、隔离驱动IC等搭建),逻辑触发功能打算通过编写的Verilog代码去实现(如果用数字电路的话,太复杂了);
: G4 \2 u. w c: n9 m+ T( c% u
: l# H& h% Z4 m+ U q0 {1 Y' Q
' x% L, k$ q. C- |* A目前问题:不知道如何通过Cadence新建的Verilog file,实现生成.lib库文件(.olb符号库文件已经会生成了);! q. T+ b* L( R9 }2 k) W1 \
5 T$ O E0 B- q
. d' v# G& `, X# N% w
其他问题:基于Cadence这类硬件仿真的电路,有其他较为简单的方法去实现Verilog(或VHDL、或C/C++等)与硬件电路的联合仿真吗?
7 p |; Q; r) V0 n1 k/ P
6 A* q; ^6 @5 z6 w# K0 A3 c1 \$ M# O3 A) f: X; c; r
当然也有比较强力的办法:自己已经知道触发逻辑的功能,按照IBIS、Pspice的规范,自己编写相关的模型,这个办法肯定是可以的,不过难度挺高。+ T4 T6 B1 F7 s
8 K( Q3 H& G3 z! q! b8 u. w" b" @0 F
F, d# r% g. @) d: h8 G
求大神指导指导,谢谢。3 [5 c/ q8 r# ~' y- q) S
|
|