目的：设计了一个驱动控制电路（包含了触发逻辑功能，较复杂），打算用cadence-Pspice仿真；) E% e7 H o* S9 N. |) F$ p# S
方法：驱动和实现通过分立器件（电阻、电容、电感、MOS管、隔离驱动IC等搭建），逻辑触发功能打算通过编写的Verilog代码去实现（如果用数字电路的话，太复杂了）；1 _9 @5 l$ R) H& Z t+ k' r A
1 x! ~* w+ s0 G+ m; c5 V
9 o8 p$ U$ H Y$ |9 `) j7 q
目前问题：不知道如何通过Cadence新建的Verilog file，实现生成.lib库文件（.olb符号库文件已经会生成了）；2 Y7 m! t. Q! }6 p
+ t$ S6 x' Y8 _# M$ P0 |
" P; a% ^; M& u) D1 i( `
其他问题：基于Cadence这类硬件仿真的电路，有其他较为简单的方法去实现Verilog（或VHDL、或C/C++等）与硬件电路的联合仿真吗？& \, f. ]2 }% G. f
o, F. o- W& W6 g" ` J+ p
1 l2 L% A! v0 A- L( Y当然也有比较强力的办法：自己已经知道触发逻辑的功能，按照IBIS、Pspice的规范，自己编写相关的模型，这个办法肯定是可以的，不过难度挺高。% S' B1 p- k I7 [+ H' z. G. z
3 f' M) O3 ^3 E; v( F
/1 
发表于 2018-6-3 10:39
收藏
淘帖
支持！
反对！