找回密码
 注册
关于网站域名变更的通知
查看: 908|回复: 6
打印 上一主题 下一主题

[Cadence Sigrity] cadence AD与其他仿真软件的标准过程

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2018-4-18 10:49 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
用了cadencealtium Designer布线很长一段时间了, 但是在拥有了siwave, hyperlinx,speed2000还有Sigrity SI, PI等软件的帮助之后,感到有必要进行标准化的工作流程。
1 Q5 K' j+ I" K, v; [
/ q" T" |8 G& R3 W, R* C; V这是因为你辛辛苦苦布好线的板子,经过SIWave等软件扫描以后,会出现一大堆问题,反复的改,反复的扫描,这样迭代下去,感觉走了很多的弯路,没啥大意思。
# i9 x7 J4 h1 ?  }3 A% P) s" @0 [- d; U0 E- _# S3 ]7 l, F: b8 X
借此宝地,问一下坛子里的有经验的大神们,把上述软件都安装好了,在原理图画好以后,怎样的流程才能使工作量最小?
+ {5 m. _7 R0 ]+ l) l: U
8 h8 f7 t/ g6 i" y& I- ]特别是信号完整性和电源完整性布线打孔的时候,我们能否通过仿真软件计算以后,按照计算的线宽,阻抗,经过计算的过孔的大小,并且经过成功的模拟以后的数据来布线,
: K$ D9 A3 q6 J, Z- A8 x% N! f8 \/ ^9 y) a2 e
这样可以避免盲目性,从容的做到知行合一,在布线。 特别是针对设计阶段的计算仿真,真的很有必要,没有数据的布线几乎就是瞎忙,后期的改动会非常的大。
# l# z4 v; o5 u: Y% n6 }& e; I
0 c+ d+ z6 k0 K; ~  O- t先谢谢各位,光临本帖。8 q% \/ [( E0 ~; B2 Y( X: d

该用户从未签到

2#
发表于 2018-4-18 15:04 | 只看该作者
楼主想法很好,不过感觉想多了      (有点过设计的感觉)
1 C7 P, L4 U7 ~& l7 c( F/ |7 a& ^6 z% f! A* \1 F
就说一点,不是所有设计都需要经过仿真这一步的,现在很多设计一般按经验来做都是足够了的。
7 m9 V- d; K$ W# U! l反复的修改?是否是自身不足引起的?什么都靠软件有时候也是不靠谱的  0 T; w7 N4 O* E* t3 G. R1 \
(软件也是要人来设置的)

点评

你的经验应该都是低速的项目,根本用不到这些东西。你就是板子的空间太大了,感觉不到这个东西的重要性,当PCB板面积非常有限,元器件密度非常高的时候, 这些工序就 非常的重要了, 所以你说的经验还是很片面。  详情 回复 发表于 2018-4-19 15:24

该用户从未签到

3#
 楼主| 发表于 2018-4-19 15:24 | 只看该作者
superlish 发表于 2018-4-18 15:042 Y, ^5 b! v4 h, L* R! h
楼主想法很好,不过感觉想多了      (有点过设计的感觉)
# c. \. Y, \. H5 n
* y9 _4 p+ A, X$ g8 A3 B就说一点,不是所有设计都需要经过仿真这 ...
$ e! ~9 s- d* K" H9 `& I# M
你的经验应该都是低速的项目,根本用不到这些东西。你就是板子的空间太大了,感觉不到这个东西的重要性,当PCB板面积非常有限,元器件密度非常高的时候, 这些工序就
8 C! g* J% _' V非常的重要了, 所以你说的经验还是很片面。3 ~+ Y' g5 A6 O# o. O/ c: x
. a& ?, w0 O% W0 x/ u, U8 X6 ]; _

该用户从未签到

4#
发表于 2018-4-20 11:24 | 只看该作者
不知道你跑多高的??现在10G的都随便拉线了。. C9 l; @. ?2 T: D

5 D# h1 d. \# D9 i“我们能否通过仿真软件计算以后,按照计算的线宽,阻抗,经过计算的过孔的大小,并且经过成功的模拟以后的数据来布线”
' X( c  d* D2 x, e9 }- q2 v6 q' g6 W+ c: o$ E! m" L
仿真需要模型,你没有PCB,自己去建个和你说的面积有限的空间,你弄这个都够呛,还有,等你弄完后,你能保证和设计相符?即使你贴过去,你所说的有限空间可够??
: |( m' ^) m% h
5 m6 u2 S/ ^1 J( c/ H仿真优化估计会按好的去做,但是实际不一定就做的出来呢?总有个取舍的,例如差分换层打孔,想的打2个是好的,而有时候你能打下一个孔都是很困难的了。
; A' s! S: ^5 C+ U2 C( `$ |
3 i2 E7 V3 @; ^! T# O如果想的那么简单,软件估计早就弄出来可以了

该用户从未签到

5#
发表于 2018-4-20 11:44 | 只看该作者
楼主是不是什么都自己弄呢?4 o2 J! j# {5 j: T, e; \3 C: n
很奇怪的是,“仿真软件计算线宽线距阬” ?这个在布线前不是就要考虑的吗?如果想走粗线,可以让工艺算粗点,但是也要考虑布线空间,例如BGA内走差分,走不了粗的也的结合实际来做,能留多少空间布线,这个在布线前就能算出来的,告诉工艺就行,没必要一个个去仿着玩
( c: }+ o4 r' j0 w1 k; k; a
! D3 x) R6 p& l$ X现在有前仿的,但是还需要后仿真去验证,如果不满足的还得改。
7 l7 }. b: N. V3 b7 X* d( A$ R* c3 S. c* S, D8 ~/ M/ F
对于电源完整性设计打孔,一般电源都要求裕量设计,多打孔。仿出来的刚刚好就OK?
- A+ E7 K+ @; y* w5 E( G

该用户从未签到

6#
发表于 2018-4-20 11:59 | 只看该作者
所谓现在大部分经验并不是我的,很多什么规范啊往上很多的,并不是楼主理解的那么片面。- a8 K' B1 v, g( o1 n$ P0 s
最主要的一点,所有这一切,必须满足工艺,能生产出来。
9 v4 |9 o9 t$ B" r6 y假如如果仿真算9mil的孔好,是否也要打9mil的孔?小孔表现好的话,不满足孔径比怎么办?) k/ m- z, e8 q  E
而这些在设计前就要考虑,不是等仿真后才去修改的。4 F' S  I: o* c" W* [1 z( O+ `$ w
2 R, A4 b' L/ U" P6 }  u
不满足工艺要求的设计的,无论做的多么好,才是真的瞎忙。

该用户从未签到

7#
 楼主| 发表于 2018-4-22 09:04 | 只看该作者
你看你就是做低电压的,估计10到30A的告诉版你没怎么做过,尤其是电磁配合完美的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-26 16:36 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表