DDRx的端接电压VTT为什么是VDD/2而不是VDD？

xyh

如题，DDRx的VTT为什么是VDD/2而不是VDD，这样做有什么好处？期待高手帮忙解答~~

diff

高低电平是有要求的，如果拉到vdd那么没办法判断01，而且功耗太大

xyh

diff 发表于 2018-3-23 14:21
5 Y; M7 J! t, V$ A; q0 A6 _高低电平是有要求的，如果拉到vdd那么没办法判断01，而且功耗太大

! _6 _" @2 g# z' k% kSSTL规定是高于VDD/2为1，低于为0，但是仅仅在阀值位置能起到作用吗？

diff

xyh 发表于 2018-3-23 14:34
SSTL规定是高于VDD/2为1，低于为0，但是仅仅在阀值位置能起到作用吗？

' a+ L+ t6 X8 ~3 a. E+ g- U1 f' H功耗打了一倍
& J9 n0 H  A% t6 T  M' c1 |% Y& P

xyh

这个问题目前理解到以下阶段了：实际在DDR1-3使用的都是SSTL电平，其终端电压为VDD/2，其好处就是可以降低寄生引脚电容和I/O终端功耗，并且即使在VDD电压降低的情况下也能稳定工作。DDR4使用的是POD(Pseudo Open Drain，伪开漏)电平标准，其终端电压使用的是VDD，有资料显示器功耗更低（高电平时电流较小或几乎没有），既然使用VDD功耗更低，为什么不一开始就使用？

攻城拔寨

DDR4就是拉到VDD

xyh

攻城拔寨 发表于 2018-11-16 17:11
$ \, u0 X% \" _3 g: i: ?$ V6 V4 Y0 kDDR4就是拉到VDD

是的，我的疑问时“既然使用VDD功耗更低，为什么不一开始从DDR1就使用？”

攻城拔寨

xyh 发表于 2018-11-19 08:59
是的，我的疑问时“既然使用VDD功耗更低，为什么不一开始从DDR1就使用？”

' M0 t1 C3 t0 I4 n  \我猜想与芯片的制程工艺有关。你用DDR1上拉到VDD，片子还能工作吗？功耗会不会变小？有没有条件实验一把

fbish

DDR3 把VDD 分为VTT 和Vref

xiaoxiaoya

看看