求助 eMMC layout guide

a2251247

求助 eMMC layout guide，谁有这方面的文档 153 pin BGA的eMMC layout指导。就是哪些信号做阻抗，做好哪方面隔离等，我在规格书里没看到任何关于layout方面的，第一次画这个，谢谢各位大神。

风凌天下

三星的芯片吗？其实不需要特别的注意，复核一般走线就行，一般EMMC与主芯片靠的很近，它的存储速度，那些线，你做不做等长都无所谓的！

a2251247

风凌天下 发表于 2018-2-25 18:02
" x! a% Z: n# ]% d2 X; D三星的芯片吗？其实不需要特别的注意，复核一般走线就行，一般EMMC与主芯片靠的很近，它的存储速度，那些线 ...

eMMC按规范很多NC引脚，不做HDI板走不出来，但是找了很多参考都不是HDI板盲埋孔，他们就直接连NC脚出来这是为什么？
" \! c9 A0 K' h' q5 d: k' q

valued77

按照一般的走线走就行，11根数据地址时钟线我们一般做到300mil 以内就可以

wshna0221

a2251247 发表于 2018-2-26 10:49
. m! E; y( c2 e+ y- o  seMMC按规范很多NC引脚，不做HDI板走不出来，但是找了很多参考都不是HDI板盲埋孔，他们就直接连NC脚出来这 ...

那个NC管脚确定是没用的话，这样做就是为了不打孔能走出线来。我也是这么做的。埋盲孔增加加工难度和经费，目前我都不考虑。
8 P8 `; ]3 ~. d( u6 V- d- E( w

a2251247

wshna0221 发表于 2018-2-26 11:09
那个NC管脚确定是没用的话，这样做就是为了不打孔能走出线来。我也是这么做的。埋盲孔增加加工难度和经费 ...

: r2 k, {8 y8 ~) k$ g+ x- t我是cadence话的这样的话，不就需要修改原理图 把那个NC脚改成一样网络才行？
. _$ s4 [0 R) w0 L5 N8 ~+ V* ~3 t

這侽孓譙悴丶

a2251247 发表于 2018-2-26 11:17
8 [/ c; S' }5 y: R. \( j* q9 e我是cadence话的这样的话，不就需要修改原理图 把那个NC脚改成一样网络才行？

如果走线出不来，可以将挡住的空PIN挪掉够出线即可!
9 j  q- f* c5 n8 d( ^

a2251247

這侽孓譙悴丶 发表于 2018-2-26 11:33
9 M% l) p# z8 I# f" E7 E如果走线出不来，可以将挡住的空PIN挪掉够出线即可!

: p" M7 r: X9 E& n还能挪掉？难怪我看参考少了一个PIN，

這侽孓譙悴丶

4 E/ y0 i3 |3 \) ]( W: v. V! h

a2251247 发表于 2018-2-26 11:36
9 q' X5 R. B. \) M3 q还能挪掉？难怪我看参考少了一个PIN，

可以的！但不要全部都挪了，需要的挪掉足够出线就好了！还有的做法就是不挪掉，将孔PIN短接走线出去，都可以！

风凌天下

需要确认清楚NC掉的脚是否连上去没问题就行

jswx小朱

不用HDI制作，TOP面的线宽间距搞成3mil就可以了，EMMC的DO-D7 CLK CMD 这几根线走线少打via，参考层尽量完整，走同一层，等长误差小一点就没有问题了，EMMC芯片离CPU尽量的近，长度越小越好，CLK线距离其他信号3W

a2251247

jswx小朱 发表于 2018-2-28 17:01
0 H& y0 u1 f* j不用HDI制作，TOP面的线宽间距搞成3mil就可以了，EMMC的DO-D7 CLK CMD 这几根线走线少打via，参考层尽量完 ...

3mil太细了 我这的板厂做不了

zbr1314

布局要求：
1、 Data, CMD, CLK & RCLK bus trace length mismatch should be minimal (up to +/-1mm).
. B2 H! B2 A  z8 U2、It is recommended to layout e.MMC signals with controlled impedance of 45-55 Ohm。

Falldirky

valued77 发表于 2018-2-26 10:54
, [" R7 O# X8 R, D按照一般的走线走就行，11根数据地址时钟线我们一般做到300mil 以内就可以

- c8 ]9 o7 z; l2 c3 ^0 q+ G0 J请问下 这里的300MIL以内是 线长误差 还是线长呢
) p. n5 {. g$ n0 L% P! ^