Verilog中module之间连线问题

liuchengyun

请各位前辈解答一下，为什么在连线时rst_n前有个感叹号？我老感觉是写错了，但是compile时也没报错，谢谢！
input rst_n；

EFB_UFM inst1 (        .wb_clk_i(clk_i ),                                       
  i- F" w. }3 M' Y3 |" i) _& G                                .wb_rst_i(!rst_n ),
6 W) v8 U5 @1 ?: N$ C/ `3 W; h                                .wb_cyc_i(wb_cyc_i ),
                                .wb_stb_i(wb_stb_i ),
                                .wb_we_i(wb_we_i ),
                                .wb_adr_i(wb_adr_i),
/ C% G0 h! k5 e  }1 ^                                .wb_dat_i(wb_dat_i ),
# h- e& e* k: X: l                                .wb_dat_o(wb_dat_o ),
                                .wb_ack_o(wb_ack_o ),
8 Q2 b6 r: L, b( T( s$ B                                .wbc_ufm_irq( )
) q& U5 Y  p$ q                                );
- m* O  N4 P0 \1 f2 w' s) i) ?) q
2 |( D. N$ r- g/ p* g

liuchengyun

在线等

djadfas

取反  高电平有效

mhssm

对RST_N取反， 是一种条件的判断， 建议你看一下  Verilog语法
& K  c* ^- K" w5 H0 I+ i

micdot

学习一下，谢谢！