Hyperlynx DDR时序模型如何建立

xingnuolgsx

最近在学习用Hyperlynx仿真DDR，对时序模型的建立有一些疑问，还请各位指教：
- n" ^2 e+ o4 S) Y* |. _4 p& A1、如果想自己建立DDR的时序模型，里面的各个参数值怎么设置？看了mentor的技术文档（比如tACCSkew，tCKDQS, tDQSDQQ, tDH, tDS这些值是哪来呢），
4 i) {9 @* v6 f7 Z还是云里雾里的，大家有没有这方面的资料可以发出来共享一下呢？
2、如果用标准的时序模型，看了hyperlynx安装库里面有很多时序文件，这些文件有什么区别呢？
! u  r+ l. i: c看了一下感觉里面定义的内容不太一样，我在仿真的时候要如何选择时序模型呢？
7 N: W8 a: G! z. [* e$ D感觉自己看资料进展很慢，遇到问题就进行不下去了，希望能得到高手的指导，谢谢大家

GHOST

1、那些参数可以找芯片手册看
2、hyperlynx 仿DDR有向导的，按步骤就可以了吧，一般可以按默认的
3 a# `8 \! d0 ?% c$ I3 z

superlish

论坛上有相关资料，可以搜索关注下

' k+ |+ I8 ]+ _; J3 y" Qhttps://www.eda365.com/forum.php? ... amp;_dsign=780c4edf
https://www.eda365.com/forum.php? ... amp;_dsign=7f4ebb63
7 v2 r* o2 c7 _0 {) K5 xhttps://www.eda365.com/forum.php? ... amp;_dsign=b91e4bb2
8 Z5 j$ E- m  }( u/ q+ N+ O- \% Z& e

布鲁斯

关注下

332109959

hyperlynx仿真DDRX时 MCP无法加入 需要删除NAND的走线吗

宣棠電磁

xingnuolgsx 您好  tACCSkew是來自controller 的  data sheet，tCKDQS是clock跟DQS的skew，是由 tDDKHMH導出，而 tDQSDQ(min) and tDQSDQ(max) 是由 tDDKHDS或tDDKLDS跟 tDDKHDS或tDDKLDX導出，tDH, tDS是DDR flip flop的setup time 跟 hold time，在memory端，JEDEC有統一規定，在controller端就要看各晶片的datasheet。詳細的定義可以看Hyperlynx user guide 第5章 Simulation Results(9.4版以後)，若是9.3版以前，請看第12章 Simulating DDRx Memory Interfaces。

sccleo

:):):):):)

ccb1325

:lol:lol:lol

benjaminligood

1111111111111111

WZS_PCB

先mark一下