找回密码
 注册
关于网站域名变更的通知
查看: 1280|回复: 7
打印 上一主题 下一主题

关于走线方式的讨论?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-12-25 20:06 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

4 _4 Z* R3 p' g1 Q这是一根pcie的CLK线,如图所示哪个走法更正确?请说明原因$ W9 ~7 ~( e3 o4 Q$ j2 H2 Z
注:棕色的是GND,粉色的是VCC

该用户从未签到

2#
发表于 2008-12-25 20:28 | 只看该作者
我也不知道 坐等高人解答

该用户从未签到

3#
发表于 2008-12-25 21:18 | 只看该作者
当然是第一种

该用户从未签到

4#
发表于 2008-12-26 08:01 | 只看该作者
在没有特别要求的情况下,一般都选择第一种方法,因为第二种方法会使上面那个pin点变成分支,导致该信号点在网络中起到的作用变得很小。。个人理解~!

该用户从未签到

5#
发表于 2008-12-26 10:45 | 只看该作者
原帖由 zibei3hao 于 2008-12-26 08:01 发表
. q7 @  X9 T5 o在没有特别要求的情况下,一般都选择第一种方法,因为第二种方法会使上面那个pin点变成分支,导致该信号点在网络中起到的作用变得很小。。个人理解~!
1 X# C  R) C& g0 z+ v: Y
很小究竟有多小???# N: ~, v* R: l
如果不是非常高的速率,应该是二种都可以,都不会对系统造成失效性的影响,与其考虑这二个点怎么连,不如关注一下周边的那些东东会不会对clk有影响?边上的铜皮是电源么?
) @) G& d) f: E4 Y单单说二个点怎么连的方式更好,最好就是查芯片资料,看看这二个pin的工作关系.再作定论.

该用户从未签到

6#
发表于 2008-12-26 12:10 | 只看该作者
选择第一种,第2种容易阻抗不匹配,得特别设计

该用户从未签到

7#
发表于 2008-12-28 22:29 | 只看该作者
个人认为第二种最好,对于阻抗还要说明驱动源与接收端,如果中间为源端,那此连接可视为星形阻抗平衡,

该用户从未签到

8#
发表于 2008-12-29 10:22 | 只看该作者
很明显是第一种,第二种有两个问题:一是反射问题,二是有可能引起磁效应,也就是天线效应
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-23 07:59 , Processed in 0.125000 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表