为什么Allegro要求器件的所有管脚都有不同的名字？

bugs

为什么allegro要求器件的所有管脚都有不同的名字？例如一个FPGA的管脚大部分都是I/O，但是在用Capture画原理图的时候必须把每个I/O脚都给不同的名字，否则在Allegro导入网表是就会报错。更变态的是它要求每个GND管脚也要有不同的名字。是我哪里作错了吗？

袁荣盛

这种要求不过分吧
% e6 C8 H  `  V0 @: }对于同一种器件而言，做封装的时候就不允许一个器件有两个相同的Pin Number
8 s" d3 x5 D" t- K$ J1 P  {封装和原理图对应起来，所以Capture画原理图库的时候也不允许引脚名重合

xingzhang

GND只要定义为POWER类型，就可以允许同名了
其它类型的管脚的话，是不允许同名的，否则做封装有报错，但不影响原理图的

bugs

用 表情xiexie