2017年10月31日QA检查报告节选

EDA365QA

1.CAN是差动信号
% n% s2 k+ Q0 N9 S# n

rock_li29

汤圆LSY 发表于 2017-11-1 16:16
请教个问题，ECL器件互相连接时、信号线是先到端接电阻再到终端器件好，还是先到终端器件再接端接电阻好？
...

. N( j: s" O  P. f4 P7 e  _/ r图片没有上传成功，请重新上传。
2 \: k* q  P+ x  [% ]% g

rock_li29

edapcbsyc 发表于 2017-11-1 22:04
3 i) U. D  h; t0 ]请问差动信号是指？需要怎么处理？

) M$ p+ j7 f& D  v# q4 k应该是错别字，指的是差分信号，差分信号紧耦合布线，控制阻抗。
# f8 R6 K; o$ K- y

xynsy123

EDA365QA 发表于 2017-11-1 08:43
* d; C. J. {1 @3 {8.光口地处理不当

4 R5 l/ s* T; h  p6 t, i光口金属笼子接GND的话，那打静电的时候岂不是直接打到GND上了？
- Y/ K8 b6 V, b/ ]: h

EDA365QA

2.周边的铜没有任何连接

  s4 y% o( i6 z


/ j3 R! E2 O8 B4 K4 d8 @

EDA365QA

3.尺寸标注有误差

EDA365QA

4.很多线跨分割了。

( W( I1 }' h/ N# [/ C

EDA365QA

5.电源瓶颈
9 \! H$ X/ ~5 l
) U2 K* m  M0 q. g& m

EDA365QA

6.FPGA的100欧姆电阻未按要求等长处理
2 O5 G+ O9 F: k0 q% d' U

EDA365QA

7.钢网层有多余的文字

EDA365QA

8.光口地处理不当
& M  \& P$ q) R' Q

EDA365QA

9.加强筋下放了接插件

EDA365QA

10.铜皮未有连接孔

4 g1 t; I/ q9 ]; I! F& ^

EDA365QA

11.平面整层没有铺铜
+ K$ ?+ ~5 c' b6 [, _; c
$ m7 v  z6 A0 s  L' R; N

lqf

学习

guhanzuiying

汤圆LSY

请教个问题，ECL器件互相连接时、信号线是先到端接电阻再到终端器件好，还是先到终端器件再接端接电阻好？
- A. h, z7 p8 M1 _9 U2 L  K6 \

汤圆LSY

D:\Documents and Settings\qfit\桌面