找回密码
 注册
查看: 1349|回复: 3
打印 上一主题 下一主题

cadence的PCB footprint命名

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-8-1 14:48 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
PCB footprint命名有时候大写时,导网表时,出现错误;有时候又正常了,这是怎么引起的?
! V: S0 m+ {* H% M) k" V) z( ?8 m! ^8 i. b6 h/ P

该用户从未签到

2#
发表于 2017-8-1 15:07 | 只看该作者
大写小写应该没有关系的,把你导网表出现的错误贴出来给大家看看。

该用户从未签到

3#
发表于 2017-8-1 15:33 | 只看该作者
allegro封装名称不区分大小写的,如果你是copy的有可能多copy了一个空格,有空格就肯定会报错。看报错error就知道是什么错误了!
  • TA的每日心情
    开心
    2019-11-20 15:24
  • 签到天数: 1 天

    [LV.1]初来乍到

    4#
    发表于 2017-8-10 13:25 | 只看该作者

    & I( @- B8 O7 B大写小写应该没有关系的
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-24 16:30 , Processed in 0.078125 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表