虚心请教各位一阶HDI板子叠层设置的问题

Jason022

初次画HDI的板子，准备使用6层1阶工艺，通常怎样设置叠层结构呢，
1 H* X- x( R- p2 a9 r7 F如果采用 TOP-GND-SIG1-SIG2-POWER-BOTTOM的常规叠层，顶层的盲孔只能连接到L2，但是L2是GND层不能走线（如果走线的话阻抗没办法控制），岂不是要再增加L2-L5的埋孔连接到信号层，然后到走线的另一端还要再增加L2-L5的埋孔，然后再用L1-L2的盲孔连到顶层的焊盘，这样本来都在顶层的焊盘需要加4个过孔才能联通，请教各位通常怎么解决这种问题，谢谢！
' h  g) j4 L* X

小秋2013

TOP-SIG1-GND-POWER-SIG2-BOTTOM

nnew

直接打貫孔 (L1-L6)
' B5 l( y4 T6 Z# C3 I6 c+ q7 E1+4+1 (一階盲埋) 只能這樣處理, 不是打4個,就是直接打貫孔.
" \3 O) ^# N3 f9 ]自己看空間去運用

Jason022

小秋2013 发表于 2017-7-25 09:06
" B& t! o3 j# \# [7 p7 _TOP-SIG1-GND-POWER-SIG2-BOTTOM

谢谢！开始我也想用这种叠层结构，但是TOP与SIG1的距离远小于SIG1到参考层GND的距离，板厂说SIG1不能做阻抗控制，我的SIG1上有差分线需要阻抗控制，应该怎么处理呢？
" E  M6 q- |# T& ]8 R+ S

Jason022

nnew 发表于 2017-7-25 10:07
" J! M% [9 R: C4 Y* ]3 X3 J) ?直接打貫孔 (L1-L6)
1+4+1 (一階盲埋) 只能這樣處理, 不是打4個,就是直接打貫孔.
自己看空間去運用

$ X6 N3 @1 D' u9 |0.65间距BGA，而且有差分线，打实孔走不出的，看来只能多加几个孔了，谢谢
( d- F% X; O/ A4 U- {9 f

蓝色的天口

Jason022 发表于 2017-7-25 11:45
谢谢！开始我也想用这种叠层结构，但是TOP与SIG1的距离远小于SIG1到参考层GND的距离，板厂说SIG1不能做阻 ...

隔层参考。
6 f2 o3 |8 f0 }5 F+ G* s! C7 k5 l1 a

hz20120501

Jason022 发表于 2017-7-25 11:47
0.65间距BGA，而且有差分线，打实孔走不出的，看来只能多加几个孔了，谢谢

$ H  C9 m; a3 }: [# p1 h2 y可以做同层参考，或者top层铺铜，参考top层。
3 B; n0 `" O& ?8 ?, h$ C4 j* G7 Q% w

xbin

top-sig1-gnd-sig2-power-bot；top层主要铺铜，sig1扇出，如需要bot走线，就打穿孔。一般说，0.65 扇出贯穿孔问题应该不大吧，顶多加层数。

Jason022

xbin 发表于 2017-7-25 15:30
top-sig1-gnd-sig2-power-bot；top层主要铺铜，sig1扇出，如需要bot走线，就打穿孔。一般说，0.65 扇出贯穿 ...

谢谢，我也准备采用top层铺铜，sig1扇出的方式，因为板子面积受限制，采用通孔的方式电源和退藕电容不好处理。

cjz351421568

来见识下

wwzn1107

成本考虑 0.65的BGA 一般通孔可以解决 DSP这块芯片厂家肯定设计好可以通孔实现的 除非器件密度很大无空间打孔才采用HDI。
' z* L- q1 S1 s- t

IKE

0.65通常好像还是可以做通孔的吧

rock_li29

采用 TOP-GND-SIG1-SIG2-POWER-BOTTOM的常规叠层，打孔方式为，1-2，2-5，5-6，1-6，根据实际情况选择看打孔方式，尽量避免打盘中孔（可减少树脂塞孔制板工序），GDN层的走线尽量短。具体设计可参考下面图例：

LX0105

  同意11楼的

Jason022

rock_li29 发表于 2017-7-29 09:17
采用 TOP-GND-SIG1-SIG2-POWER-BOTTOM的常规叠层，打孔方式为，1-2，2-5，5-6，1-6，根据实际情况选择看打 ...

3 @* a( v0 h  F  }" `谢谢,板子很漂亮。
" g& B" U1 z) p. L% O# Y