【晶体时钟GND的layout方式】

谁家的熊孩子

想请教一下大家，平时碰到晶体时钟都是怎么处理晶体的GND呢？ 是单点接地还是满接呢？单点接地的话 是仅隔离top层GND，还是隔开哪几层？谢谢啦~
  O9 [8 n7 c4 v$ V# w) i

谁家的熊孩子

bruce777 发表于 2017-7-3 13:42
圖片上面有說 No GND or Power plane "under"  oscillator components 以減少寄生
應該就是內層要隔離的意 ...

看到了，只是感觉no gnd or power plane这种做法更少见，一般晶体下都是有GND的吧，只是是否隔离开的问题。

谁家的熊孩子

zouliecai 发表于 2017-6-30 21:50
# D5 e3 Y6 `# k& g" S" D6 ]" h正常接、单点接都有，一般单点的话只隔离表层，如果旁边有干扰模块隔离一下最好

嗯嗯~   那内层呢？ 有将晶体下方的GND平面也隔离开的做法吗？

csw123

根据具体设计，最好是把所有地连在一起，在短接电容的地管脚出单点下主地。有条件的话从元件面开始到第一个主地之间的平面全部挖空，有效隔离串扰和热传导。

zouliecai

正常接、单点接都有，一般单点的话只隔离表层，如果旁边有干扰模块隔离一下最好

larryfarn

Using the 16 MHz Crystal Oscillator

bingshuihuo

这个点赞！！！！

谁家的熊孩子

larryfarn 发表于 2017-7-1 18:57
2 @" I* \9 }9 b* B' cUsing the 16 MHz Crystal Oscillator

也是表层隔离GND是吧？   内层呢？需要隔离吗？

juanbu

内层也曾经晶振下方隔开过，这样的做法很少用

bruce777

圖片上面有說 No GND or Power plane "under"  oscillator components 以減少寄生
應該就是內層要隔離的意思.

谁家的熊孩子

juanbu 发表于 2017-7-3 13:37
内层也曾经晶振下方隔开过，这样的做法很少用

3 a5 p" a/ }# ^' [2 L1 p; P4 Z) Z哦哦~ 好的，多谢~

wshna0221

larryfarn 发表于 2017-7-1 18:57
2 }2 Y- S0 d3 S8 N) KUsing the 16 MHz Crystal Oscillator

% M2 u% {4 ?5 g( T( ?- \$ f% B* m) r如果是4层板，就是中间的两层在晶振下方挖空，第四层呢？也挖空么？是这意思么？
& E' W# w! E3 ]% K; Z$ g. y) H; K
5 j  }$ k' u2 K# h6 t
1 r5 |5 ?3 R. E5 Q

紫菁

点赞学习

小秋2013

wshna0221 发表于 2017-7-3 15:39
如果是4层板，就是中间的两层在晶振下方挖空，第四层呢？也挖空么？是这意思么？

* \+ `  C+ P, q% A3 j  k一般是top和第二层挖空，三层必须是地

平流层

晶体和晶振的处理方式还是有区别的.

谁家的熊孩子

平流层 发表于 2017-7-4 17:04
晶体和晶振的处理方式还是有区别的.

8 P4 c4 P. I" h0 ^9 c+ h, o3 [嗯嗯~  前面是我笔误，这里讨论的都是晶体的layout方式~
2 \5 a* }5 D3 L/ l