ddr2跑不起来跟什么有关呢？

superlish

这三根是否是需要等长的？你这里差的好大啊  （有PIN延时吗？？ DDR2就用单端1根DQS，有要求全等长的，不知道你这个芯片要求是什么的？）


& R. w3 Y9 k5 h+ K1 t. t

ALLEGROPCB

你这个跑步起来很正常，一般时钟最长， 具体看芯片指南，有一些芯片，是数据线和时钟误差不能超过600. 。。 走线要满足3W 。。 最好把文件发上来看一下。 还要看平面完整。

lqf

1. 间距不满足3W（常规设计），绕线起的包太窄了。
2.阻抗不连续，走线在变压器下方，没有参考平面。
- i* h2 z6 U8 s3.常规地址线应该比数据线长的。

jerryzhu

跑不起来要看看是速度上不去还是一点都跑不动，如果是一点都跑不动，，那就很有可能不是信号完整性问题。。看看硬件有没有问题，如果是速度上不去在去考虑干扰问题。

1194022400

RJ45选自带变压器的，不要再额外加隔离变压器了

Trista

superlish 发表于 2017-5-26 18:28
* m" o) o! F9 M/ [这三根是否是需要等长的？你这里差的好大啊  （有PIN延时吗？？ DDR2就用单端1根DQS，有要求全等长的，不知 ...

( ^4 i- z4 c( E3 f) d2 H+ x没有等长，你指的三条信号线是MDQS0，MDATA7和MDATA5.MDATA7和MDATA5是等长的

3 V4 r2 z2 d; Q+ S8 c$ ?+ b% O

Trista

ALLEGROPCB 发表于 2017-5-27 10:19
你这个跑步起来很正常，一般时钟最长， 具体看芯片指南，有一些芯片，是数据线和时钟误差不能超过600. 。。 ...

你好，不好意思，文件公司不让上传的！另外画的一个板子，数据也比时钟长，大概是在500MIL内，能跑起来，这个跑不起来的板子，结构有限制，板子太小，CLK时钟无法走比数据线长，现在怀疑是信号完整性问题，重新改板，到时看看能不能跑起来
: `% M; C+ c# ?2 N4 P

Trista

jerryzhu 发表于 2017-5-30 21:53
( V$ _& \1 c* S跑不起来要看看是速度上不去还是一点都跑不动，如果是一点都跑不动，，那就很有可能不是信号完整性问题。。 ...

, I% w% {! T1 M9 g+ N我只是单纯画板的，板子是硬件调的，你说的那些，我都不懂
- e- D5 x3 C& j# J  p" l) \. t- M

Trista

jerryzhu 发表于 2017-5-30 21:53
; {+ {" r6 z  n1 T  n) J跑不起来要看看是速度上不去还是一点都跑不动，如果是一点都跑不动，，那就很有可能不是信号完整性问题。。 ...

刚问了硬件，具体是怎么跑不起来，他说就不知道怎么情况才解决不了！
* W  K$ }5 a2 G4 G* T6 E# P' i3 |7 v; s