allegro 16.6 如何设定不同Net 短路时又不会出现DRC

finezhang

请问大虾allegro 16.6 如何设定不同Net 短路时又不会出现DRC？

yangjinxing521

晕。。乱来。。

superlish

短路肯定有DRC的，没有DRC才是有问题的。
% Z" M, Z# ^# W% C9 U建议最好留着DRC，你可以不用理会它，防止后面忘记了，有个DRC可以知道的
% P& x- r9 ?- O
$ ^7 X6 D, X0 ^6 L7 E& l& V不同网络如果需要短接，你如果不想出现DRC，可以另起一层（非走线层）画个线短接，
但是你设置光绘时候记得把这个线设进去，否则走线层没有这个线生产出来是开路的

superlish

短接点建议可以建个封装，（记住不要开窗，这个不需要焊接的），前后网络可以不一样，中间画个线（非走线层）端接即可，光绘设置时记得把那个非走线层的线设置加进去，否则就不链接了。
  h$ i% w2 l/ _% Q1 g/ D

finezhang

superlish 发表于 2017-5-4 13:50
短接点建议可以建个封装，（记住不要开窗，这个不需要焊接的），前后网络可以不一样，中间画个线（非走线层 ...

+ b! y. G- W3 f' P7 b/ }请教在哪层画线，出gerber时怎样添加这一层？强行连接DRC没办法出gerber

" b, m9 K/ j  ?
9 W5 @! J: |! s% V
6 g0 G% A' z9 l) q

superlish

强连也可以出GERBER的
最好自己定义单独一层，防止和其他信息冲突
  y; l) I' Z- J8 |5 |& e

2 D' B$ O4 ~/ ^

superlish

finezhang 发表于 2017-5-4 13:58
请教在哪层画线，出gerber时怎样添加这一层？强行连接DRC没办法出gerber

/ I& w. o+ k8 D5 q& O8 s5 a7 z, t请问下你这个有在原理图上有标示出来的吗？ 最好原理图也标一下，要不下次改版或者换别人做就不清楚这里强连是什么意思了，别人估计会当做短路处理了。
; e  @* }3 O# }

superlish

还有一种短接的，铜靠近点，弄最小间距不报错就OK，然后开钢网，一刷锡膏就连上了


) |, ]0 Z- Y: @3 K% j& ]; ]$ c
4 X" Y0 \1 a2 W' B# h) y

finezhang

没有明白怎样在封装里面：添加2个中间画个线（非走线层）
333层怎样添加的

superlish

finezhang 发表于 2017-5-4 15:39
% V, P; m5 V' \6 c1 d; K没有明白怎样在封装里面：添加2个中间画个线（非走线层）
! T3 X6 b% N- q- k6 O2 ?333层怎样添加的

红尘2938

不出现DRC自己都不知道短路了

finezhang

superlish 发表于 2017-5-4 16:14

元件如果放到底层，top和bottom层怎样区分？

這侽孓譙悴丶

一般一个板子允许短路的地方不会很多，允许短路的地方自己做的板子自己心里很清楚，把允许短路的drc隐藏即可，搞得那么麻烦！

superlish

finezhang 发表于 2017-5-4 17:35
. j7 X3 w0 a: g6 }* C* w) u元件如果放到底层，top和bottom层怎样区分？

2 @7 Y% Q- K8 p6 o不明白你要说什么？？ 放哪层就是哪层啊

finezhang

superlish 发表于 2017-5-5 19:56
不明白你要说什么？？ 放哪层就是哪层啊

已搞定，谢谢大侠耐心讲解！