allegro 16.6 如何设定不同Net 短路时又不会出现DRC

finezhang

请问大虾allegro 16.6 如何设定不同Net 短路时又不会出现DRC？

yangjinxing521

晕。。乱来。。

superlish

短路肯定有DRC的，没有DRC才是有问题的。
3 d* K1 G( u  w- K& G* O* _5 c建议最好留着DRC，你可以不用理会它，防止后面忘记了，有个DRC可以知道的
& K4 `6 F! r9 ?4 o6 W/ V' v% o
9 s' T6 K9 N* M不同网络如果需要短接，你如果不想出现DRC，可以另起一层（非走线层）画个线短接，
2 ?2 h/ x9 V( w# R* Y+ r2 ~但是你设置光绘时候记得把这个线设进去，否则走线层没有这个线生产出来是开路的

superlish

短接点建议可以建个封装，（记住不要开窗，这个不需要焊接的），前后网络可以不一样，中间画个线（非走线层）端接即可，光绘设置时记得把那个非走线层的线设置加进去，否则就不链接了。
9 C/ E7 g1 a, T2 ~, M2 f) C1 [

finezhang

superlish 发表于 2017-5-4 13:50
短接点建议可以建个封装，（记住不要开窗，这个不需要焊接的），前后网络可以不一样，中间画个线（非走线层 ...

请教在哪层画线，出gerber时怎样添加这一层？强行连接DRC没办法出gerber
' Y. V: A, s5 X0 e0 j1 G* C1 G

6 x) W( w6 j, ?, }
2 f" `/ O: h$ }, J+ _9 l7 _

superlish

强连也可以出GERBER的
. f) {$ s6 V, Y5 d3 [* r最好自己定义单独一层，防止和其他信息冲突
. G, s1 r4 [0 X" I( v' u) b

" x* r1 S0 h. c

superlish

finezhang 发表于 2017-5-4 13:58
请教在哪层画线，出gerber时怎样添加这一层？强行连接DRC没办法出gerber

请问下你这个有在原理图上有标示出来的吗？ 最好原理图也标一下，要不下次改版或者换别人做就不清楚这里强连是什么意思了，别人估计会当做短路处理了。
1 ^; e0 V% V8 S7 S# n& U9 ?' z

superlish

还有一种短接的，铜靠近点，弄最小间距不报错就OK，然后开钢网，一刷锡膏就连上了
! I; O* w3 U, l
. h( |7 X# H' c: l+ v' P" R
0 ~5 m$ v# E1 e) {9 a0 D
1 \0 r! }) J8 m

finezhang

没有明白怎样在封装里面：添加2个中间画个线（非走线层）
% R0 |/ H# l$ x9 q7 o333层怎样添加的

superlish

finezhang 发表于 2017-5-4 15:39
没有明白怎样在封装里面：添加2个中间画个线（非走线层）
3 X. Z0 W. i( Q' g7 P333层怎样添加的

红尘2938

不出现DRC自己都不知道短路了

finezhang

superlish 发表于 2017-5-4 16:14

元件如果放到底层，top和bottom层怎样区分？

這侽孓譙悴丶

一般一个板子允许短路的地方不会很多，允许短路的地方自己做的板子自己心里很清楚，把允许短路的drc隐藏即可，搞得那么麻烦！

superlish

finezhang 发表于 2017-5-4 17:35
元件如果放到底层，top和bottom层怎样区分？

: Z- ?( r- Y9 e5 F* ^9 e6 {3 N不明白你要说什么？？ 放哪层就是哪层啊
" B1 S* M; t# Z7 {! Y2 ^

finezhang

superlish 发表于 2017-5-5 19:56
8 b- Q" l3 m! p4 u0 S" R0 G不明白你要说什么？？ 放哪层就是哪层啊

已搞定，谢谢大侠耐心讲解！