求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？

Mercury

求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？
: {* H0 q& T0 B  m  x) t- o

超級狗

哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？

6 [+ I# y8 M2 J應該是指 CMOS Parallel Output 和 Multi-Channel LVDS Output。

以 8 bit ADC 數字為例︰

• 使用 D0 ~ D7 的 CMOS 數字線輸出，稱為「並行 CMOS 模式」。
• 使用兩條（含）以上 LVDS 通道輸出的，稱為「交錯並行 LVDS 模式」。為什麼稱為「交錯」（Interleave）？以兩條 LVDS 舉例，通道一可能傳 D0、D2、D4 和 D6，通道二可能傳 D1、D3、D5 和 D7，這樣看起來不就是交錯傳送？
  

以上僅根據樓主提供的文句作出解釋，詳細還需參閱芯片資料說明。
+ t: q3 D  X/ ?6 Q$ B+ o8 H

1 m& F8 K8 Y0 D7 s/ j

Mercury

您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了一下如果方便的话您可以再看一下吗？因为我确实没有看懂文档里面说的是什么意思，如果文档太长的话您也可以看一下图片，就是我在画封装的时候不知道应该选用哪种模式，想知道这两种模式的工作差别
麻烦了

超級狗

Mercury 发表于 2017-4-21 12:20
您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了 ...

AD9268 LVDS Interleave Output
它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bus 上交錯輸出，請參考附圖！
9 z1 E. M+ ~. ]5 h. A
! q) p% y4 X0 N5 q9 z% Z
" H* l) n; B/ a$ ?; o; A

AD9_PCB

超級狗 发表于 2017-4-21 10:29
哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？

應該是指 CMOS Parallel Output 和 Multi-Channel ...

# B3 i0 W; s- x+ t$ I是差分输出？LVDS不是差分线吗

AD9_PCB

超級狗 发表于 2017-4-21 14:27
AD9268 LVDS Interleave Output
它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bu ...

7 u# O: P2 o7 {+ M1 @4 C版主，这个要做多少欧姆阻抗啊
7 I/ e# r" c, _3 @

AD9_PCB

AD9_PCB 发表于 2017-5-3 14:51
版主，这个要做多少欧姆阻抗啊

谢谢!

number7516

这个应该能看出来吧，CMOS就是并行输出，而LVDS是差分信号输出，这两种模式我都用过，反正我用的采样率只有125M，这两种模式下看不出什么明显区别，我认为应该是LVDS的抗干扰要好一些

novle

常规的阻抗应该是80~120ohm

Plom

感谢分享