本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › 硬件设计讨论 › 求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思 ...
返回列表 发新帖
查看: 3204|回复: 14
打印 上一主题 下一主题

求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？

  [复制链接]
Mercury

该用户从未签到
跳转到指定楼层
1#
发表于 2017-4-20 22:26 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
求问AD芯片的并行CMOS模式和交错并行LVDS模式是什么意思啊？1 D. J3 R/ L* E  O$ E  I8 H6 F' H

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
超級狗

该用户从未签到
2#
发表于 2017-4-21 10:29 | 只看该作者
哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？  R4 U1 b$ k$ R  O; Y0 |
% _; _6 k( i& p' m8 \0 N- R% q
應該是指 CMOS Parallel Output 和 Multi-Channel LVDS Output。: i' X" z) t, {
: I. H( D" |; ~
以 8 bit ADC 數字為例︰
. l" [0 y. b: v2 o
  • 使用 D0 ~ D7 的 CMOS 數字線輸出，稱為「並行 CMOS 模式」。
  • 使用兩條（含）以上 LVDS 通道輸出的，稱為「交錯並行 LVDS 模式」。為什麼稱為「交錯」（Interleave）？以兩條 LVDS 舉例，通道一可能傳 D0、D2、D4 和 D6，通道二可能傳 D1、D3、D5 和 D7，這樣看起來不就是交錯傳送？
    1 e* ~3 A0 j" B
, w" a/ C6 f1 d) U% n# K9 |; [- ]* }
以上僅根據樓主提供的文句作出解釋，詳細還需參閱芯片資料說明。: K/ N8 u; Q( w8 t

: r5 y/ I8 Z8 v+ q$ a* f0 d$ p* {; V  L- L. }' r; i

点评

AD9_PCB
是差分输出？LVDS不是差分线吗  详情 回复 发表于 2017-5-3 14:42

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

Mercury

该用户从未签到
3#
 楼主| 发表于 2017-4-21 12:20 | 只看该作者
您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了一下如果方便的话您可以再看一下吗？因为我确实没有看懂文档里面说的是什么意思，如果文档太长的话您也可以看一下图片，就是我在画封装的时候不知道应该选用哪种模式，想知道这两种模式的工作差别9 _' ?/ L) L$ p# v$ E7 b
麻烦了
9 g: I( M2 f6 t3 G' F0 }5 w

捕获.PNG (87.47 KB, 下载次数: 4)

捕获.PNG

捕获2.PNG (91.45 KB, 下载次数: 3)

捕获2.PNG

AD9268_cn.pdf

1.58 MB, 下载次数: 4, 下载积分: 威望 -5

点评

超級狗
AD9268 LVDS Interleave Output 它的「交錯」，是指通道 A 和通道 B 的取樣資料，會在 LVDS Bus 上交錯輸出，請參考附圖！  详情 回复 发表于 2017-4-21 14:27

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

超級狗

该用户从未签到
4#
发表于 2017-4-21 14:27 | 只看该作者
本帖最后由 超級狗 于 2017-4-21 16:55 编辑 & s6 I2 y+ [7 b
Mercury 发表于 2017-4-21 12:20: P* L$ ?" A( w, o7 E( F; h
您好，文档是这个，因为比较长，而且我以为这只是我不懂的两个名词，又没在网上查到明确的解释，所以来问了 ...

8 D7 h& L7 q- P4 BAD9268 LVDS Interleave Output% l( k# o0 S% p* t# ?
它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bus 上交錯輸出，請參考附圖！0 p+ ?0 `2 V+ e( i. z) C& n+ N8 C

$ e) j) c& K! Q* {8 @1 J) t% t9 h+ b# J8 U2 R$ `0 A. Y: {

AD9268 LVDS Interleave Output.jpg (33.07 KB, 下载次数: 5)

AD9268 LVDS Interleave Output.jpg

AD9268.pdf

2.02 MB, 下载次数: 15, 下载积分: 威望 -5

点评

AD9_PCB
版主，这个要做多少欧姆阻抗啊  详情 回复 发表于 2017-5-3 14:51

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

AD9_PCB

该用户从未签到
5#
发表于 2017-5-3 14:42 | 只看该作者
超級狗 发表于 2017-4-21 10:292 {% L- [+ J7 p9 R1 |  l
哎！你們這些人就不能提供完整貼文，或是原始文檔嗎？
7 e& q$ G$ }: e. x. D
2 v8 v  N/ d# m應該是指 CMOS Parallel Output 和 Multi-Channel ...
& A) U/ ]5 A6 Z4 O
是差分输出？LVDS不是差分线吗5 I) h; Z: H4 v! |% W# q1 d- o, b

点评

支持！: 5.0
超級狗
支持！: 5
LVDS 是差分輸出沒錯。^_^  发表于 2017-5-5 17:13

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

AD9_PCB

该用户从未签到
6#
发表于 2017-5-3 14:51 | 只看该作者
超級狗 发表于 2017-4-21 14:27/ J3 H; u! G  ^' `; o
AD9268 LVDS Interleave Output
5 e% N7 I% a  E& ^4 s它的「交錯」，是指 ADC 輸入通道 A 和通道 B 的取樣資料，會在 LVDS Bu ...

% ]% c& [. g& y0 {! ]' k# H版主，这个要做多少欧姆阻抗啊
/ }5 u$ a  M0 k# S5 S

点评

支持！: 5.0
AD9_PCB
谢谢!  详情 回复 发表于 2017-5-8 09:29
超級狗
支持！: 5
LVDS 阻抗匹配為 100 歐姆。  发表于 2017-5-5 17:11

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

AD9_PCB

该用户从未签到
7#
发表于 2017-5-8 09:29 | 只看该作者
AD9_PCB 发表于 2017-5-3 14:51  i1 z/ @9 g" Q) b' J0 T5 W3 G
版主，这个要做多少欧姆阻抗啊
) i) |3 }" R; }
谢谢!

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

number7516

该用户从未签到
8#
发表于 2017-5-20 21:09 | 只看该作者
这个应该能看出来吧，CMOS就是并行输出，而LVDS是差分信号输出，这两种模式我都用过，反正我用的采样率只有125M，这两种模式下看不出什么明显区别，我认为应该是LVDS的抗干扰要好一些

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

novle

该用户从未签到
9#
发表于 2017-5-27 10:55 | 只看该作者
常规的阻抗应该是80~120ohm

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-1 01:06 , Processed in 0.140625 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表