找回密码
 注册
关于网站域名变更的通知
查看: 1361|回复: 14
打印 上一主题 下一主题

Open Drain 硬件结构肤浅的研究【欢迎指出错误】

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2017-2-25 15:34 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 傻大个牌纯碱 于 2017-2-25 15:36 编辑 # Y0 ?2 ^! Q# O% q- ~, J

' Q0 A9 B- o! A“鹏哥,I2C接口为什么总是要外接个上拉电阻?”  m3 M( R2 b; g/ z) K/ ~0 O
“它是Open Drain结构。”
4 H* J* r' s  k& n( f  K! `1 M9 L  B“哦!牛逼!”
1 x: O, l( |% X 6 W) g7 ]# h" r) K- |

0 ^6 Z5 ~/ u0 v( k我操,谁能告诉我 Open Drain到底是什么鬼?+ Q: [! p5 Y4 w- [4 G; f
Open Drain,翻译过来就是开漏,意思是把MOS管的漏极不连接,悬空。手绘一个:
% y, P3 ?3 D# ^5 s+ L3 ^) L( Y0 I
* T" u* B' l3 ]1 n  Q! w' J2 D开漏,是把上图电路中的Q2的漏极悬空。Q1是用来控制Q2的开关的。2 Z" K: R# E5 R3 c  Q- e+ k
当CONTROL=Low 时,Q1断开,Q2导通,OUTPUT= 0;
  A& o0 h! z! I* @1 _2 o2 j当CONTROL=High时,Q1导通,Q2断开,OUTPUT处于悬空状态。, E' R! G8 M" e% n6 Q+ d2 z4 l7 h
所以Open Drain的第一个特点:此结构本身只可以输出低电平(Low)
. }; v. O! o- M; f
* z# t8 y0 b: C3 ~2 u如果在OUTPUT端通过一颗电阻R2连接到POWER_1.8V,这种结构就有了输出高电平的能力:1 c0 P/ A2 B. _1 R. x0 g# r/ s/ c
# \4 E, p6 Y+ n/ ~0 p
当CONTROL=Low 时,Q1断开,Q2导通,OUTPUT= 0;
' C; y! f4 Y0 S$ W3 V, N# q当CONTROL=High时,Q1导通,Q2断开,OUTPUT=1。
$ H  B+ T: F. K9 ?. uR2的就是常说的上拉电阻,它的取值不是随便的,需要根据OUTPUT上的等效容值来选。在I2C的SPEC中第40页,专门画出了R2和等效容值的关系:" s/ W0 H3 f' x

9 S+ K4 j; @8 I0 k5 k% a, p" Z9 `图中可以看出R2(纵坐标Rp)和等效容值成反比例关系,简单地根据OUTPUT的波形来说:# h, D* S& e. v7 k' N$ w1 \
R2越大,OUTPUT上的上升沿越平缓;R2越小,OUTPUT上的上升沿越陡峭。上升沿的平缓程度就是我们常说的上拉能力。越陡峭,上拉能力就越好
7 s/ H2 Z6 M; N/ ]5 {) n+ x, k需要注意的是,R2越小,功耗就越大。所以,R2要根据实际情况调整:先放一个大的上拉电阻,然后测量OUTPUT的波形,如果上升沿很陡峭,可以7 N3 M; G" w1 w; |
考虑再放大点;如果上升沿太平缓,那应该放小点了。( A1 a3 {& I' L3 ?/ t
MTK老的平台,I2C的上拉电阻放的是2.2K。新的平台都用4.7K上拉,这也说明了MTK的CPU制作工艺在提高。
2 ^; }  s* P; n9 \& {- y! F同样,这是 Open Drain 第二个特点:如果要输出高电平,需要外接上拉电阻
4 Q9 h- C( Z+ n5 F) j# b# T' r5 T
3 l( G% ~& v8 R$ W0 R将两个 Open Drain 连在一起,只要有一方输出Low,这条OUTPUT就只能是Low了。I2C协议中,如果设备要占用总线,需要输出Low电平,就是这个原理。
; n) ~4 k8 a$ }2 V3 ~  s4 P这是 Open Drain 第三个特点:逻辑与,多个Open Drain的漏极接在一起,就相当于“逻辑与”的功能4 O3 B' W) `7 m
8 J" u$ D, V5 }$ m
Open Drain 除了用在I2C上,它还有一个重要的应用:电平转换(Level Shift)
9 C: C4 `# j% c: `在N355上用 Open Drain 结构搭建了一个I2C上3.3V与1.8V的电平转换,如下图:7 R; x1 Q$ i0 @9 R" d
' ?8 K5 y) w; K1 E* e
这个电路很有意思,1个IO电是1.8V的CPU与IO电是3.3V的IC本身是不能接在一起的,但通过这个电路,它们不仅接在一起,还可以进行I2C通信!
( N5 g" o( M  j- E2 ?当理解了这个电路如何进行I2C通信之后,也就理解了电平转换。这个电路在进行I2C通信的时候,有下面四种情况:
. [; j  f0 D- \+ g9 ]- ^+ T7 FCPU发High电平(1.8V),Q6702/Q6703的Vgs=0(Vg=Vs=1.8V),两个MOS关断,IC端还是High电平;7 Y7 H8 N9 t. ]2 @+ }$ \5 a( v+ ]
CPU发Low 电平(0V),Q6702/Q6703的Vgs=1.8V,两个MOS打开,IC端的高电平被拉低;. S+ ~) N! h/ ~& }* c
IC端发High电平(3.3V),Q6702/Q6703的Vgs=0(Vg=Vs=1.8V),两个MOS关断,CPU还是High电平;
' a$ K5 B- U2 g4 P! p  r! tIC端发Low 电平(0V),Vs=1.8V,Vd=0V,MOS管内的二极管导通(MOS管结构所致,S极和D极之间有个PN节,相当于二极管),CPU的高电平被拉低。
8 L( N& l) P, [" y, w/ W" v# o. h3 f

% j, M0 [0 j+ h# V; u) S1 K

评分

参与人数 1威望 +20 收起 理由
admin + 20 很详细,图文并茂,赞一个!

查看全部评分

该用户从未签到

2#
 楼主| 发表于 2017-2-25 15:35 | 只看该作者
欢迎指出错误
alooha 该用户已被删除
3#
发表于 2017-2-26 08:04 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

5#
 楼主| 发表于 2017-2-26 20:22 来自手机 | 只看该作者
alooha 发表于 2017-2-26 08:04! W1 J% V! j4 J7 ?* b
哇!好详细的开漏研究,楼主辛苦了!
, y' J$ D: e  @# c3 z7 M) B
有错误的话请指正哦

该用户从未签到

6#
发表于 2017-2-26 21:25 | 只看该作者
找PCB工程师合作,可以在此处留言

该用户从未签到

7#
发表于 2017-2-26 21:25 | 只看该作者
找PCB工程师合作,可以在此处留言

该用户从未签到

9#
发表于 2017-2-27 08:56 | 只看该作者
总结的还可以,总线的上升沿时间是R*C常数决定,驱动能力看集成管的参数,外部电阻只是提升驱动能力,理解有误请拍砖!

点评

Heng,上升沿的时间也是一种驱动能力的体现  详情 回复 发表于 2017-2-27 10:34

该用户从未签到

10#
 楼主| 发表于 2017-2-27 10:34 | 只看该作者
HengliangYau 发表于 2017-2-27 08:56% |9 i  V* i( k- L$ u
总结的还可以,总线的上升沿时间是R*C常数决定,驱动能力看集成管的参数,外部电阻只是提升驱动能力,理解 ...
. z. e1 |+ O/ S  d, X; R8 C/ }6 p
Heng,上升沿的时间也是一种驱动能力的体现, j" L* ?' B8 C! O  I/ ]0 i; _

该用户从未签到

11#
发表于 2017-3-4 16:49 | 只看该作者
那个电平转换电路的左边(CPU这边)通常也要加上拉电阻,拉到1.8V,而且P-MOS的S-D之间并一个二极管(稳定可靠)

点评

那个电平转换电路的左边(CPU这边)通常也要加上拉电阻,拉到1.8V[/backcolor] ——这都被你发现了,是我漏了,其实这个电路还有前端部分,在CPU那端已经上拉了。[/backcolor] 而且P-MOS的S-D之间并一个二极管[/ba  详情 回复 发表于 2017-3-9 16:27

该用户从未签到

12#
 楼主| 发表于 2017-3-9 16:27 | 只看该作者
wy_703 发表于 2017-3-4 16:49. J0 z9 v1 B8 S7 @, b; R5 O* W# P/ b
那个电平转换电路的左边(CPU这边)通常也要加上拉电阻,拉到1.8V,而且P-MOS的S-D之间并一个二极管(稳定 ...

8 [! t( N4 Q# M( N) `那个电平转换电路的左边(CPU这边)通常也要加上拉电阻,拉到1.8V' x; [7 b- P, V+ _+ e/ p3 T( P' U
——这都被你发现了,是我漏了,其实这个电路还有前端部分,在CPU那端已经上拉了。" C4 G5 `& N- Y/ Z. P6 X
而且P-MOS的S-D之间并一个二极管
8 J0 c  R  h# C5 A% F9 u# K  i——用的是N-MOS- {2 [9 j% B4 x+ n0 b% w+ J

该用户从未签到

13#
发表于 2017-4-14 11:29 | 只看该作者
jaky 发表于 2017-2-26 21:256 n* k4 W* }: P, f
找PCB工程师合作,可以在此处留言

$ y8 u' i$ P7 _2 a# @- ]- e5 W
( e2 s) k8 m) U/ m# ]; M
  • TA的每日心情
    擦汗
    2021-7-2 15:02
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    15#
    发表于 2018-11-19 21:52 | 只看该作者
    楼主辛苦了
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-10-27 13:35 , Processed in 0.187500 second(s), 34 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表