找回密码
 注册
关于网站域名变更的通知
查看: 969|回复: 7
打印 上一主题 下一主题

一个En信号, 经过一个‘与门'后, 出现一连窜'矩形波'

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-12-27 09:31 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 Quantum_ 于 2016-12-27 09:39 编辑 1 b' ?' b/ h3 _6 I$ h

" K$ D* @& W! z/ ~! K0 J! B* z1. 用一个’与门‘, 做了一个buffer(如下图1)& O! \' [* @; n: t
2. buffer的输入信号是稳定的, 可是它的输出信号却出现一连窜的‘矩形波’?(如下图2,3中的 ‘淡蓝色' 信号)7 T( t8 h( A. I% f* ~$ W- L4 I
     (注: 图片的显示顺序有点问题, 应该是先图片3, 再回来看图片2. )6 k- h$ H3 y' z" y
为何出现这些矩形波?; T: Z# Y( }1 s- E* M
如何改进?( i& [; q; l0 P1 b

3 ~# Q% M) ?4 q  s6 d谢谢!

t4_S0.png (22.27 KB, 下载次数: 2)

1

1

So_beforeBuffer.png (13.47 KB, 下载次数: 2)

2

2

So_afterBuffer.png (13.17 KB, 下载次数: 2)

3

3

该用户从未签到

2#
发表于 2016-12-27 09:46 | 只看该作者
电路没问题  r84 200k  c178 1uf  与门输入驱动电流视乎太小了  试试去掉电容 R换为0R  

点评

谢谢! DJA 1. 此处加一个200k的电阻, 主要就是为了加一个RC Delay. 2. 之后再加一个‘与门’, 是为了驱动 下一级的电路。 3. 所以,RC 要保留。 否则, 这个小模块可以不要。  详情 回复 发表于 2016-12-27 19:36

评分

参与人数 1威望 +5 收起 理由
超級狗 + 5 很给力!

查看全部评分

该用户从未签到

3#
发表于 2016-12-27 09:51 | 只看该作者
RC 電路上升到邏輯閘臨界點時發生的振盪現象,請改用施密特觸發Schmitt Trigger)型態的邏輯閘。
: A) [$ d- f) t# |, f
# C0 n! m' A' y+ V9 a/ n- `/ R; k

该用户从未签到

4#
发表于 2016-12-27 17:54 | 只看该作者
圖 3 的 SO 前端雜訊的時序是在 IN = low 就出現,可能是 IN 這級的 output low 驅動太弱,再經 200 Kohm 到 buffer 的輸入端使它特性類似浮接,所以出現雜波,把 R84 改成 百歐姆或 1k 毆姆,應可解。

该用户从未签到

5#
 楼主| 发表于 2016-12-27 19:36 | 只看该作者
djadfas 发表于 2016-12-27 09:46
* x$ n9 S1 R* h4 G! D电路没问题  r84 200k  c178 1uf  与门输入驱动电流视乎太小了  试试去掉电容 R换为0R

% ?. p3 `7 z+ A+ m6 M谢谢! DJA: U* i: {. D: k; p/ a/ a
1. 此处加一个200k的电阻, 主要就是为了加一个RC Delay. . @0 y* B+ |& E4 ~0 U5 Y' K5 C
2. 之后再加一个‘与门’, 是为了驱动 下一级的电路。  
0 e7 O6 F) g# y3. 所以,RC 要保留。 否则, 这个小模块可以不要。" V0 ?, s5 Q4 f8 W. `" I* Z

, a2 c6 o7 a" r& y& s8 H
: B' \' @2 ~- I! P+ @" @

t4_S0.png (22.27 KB, 下载次数: 2)

1

1

点评

1、不建议这么搞 你这样芯片如果不具有总线保持功能会有问题 逻辑芯片是由pmos和nmos构成 输入高电平和低电平之间 存在非稳态区 这段时间其实N Pmos都会导通的出线震荡 所以一般逻辑芯片 hold的功能 设计需要提  详情 回复 发表于 2016-12-28 10:33

该用户从未签到

6#
发表于 2016-12-27 23:37 | 只看该作者
本帖最后由 myl593799546 于 2016-12-27 23:45 编辑
: a' x# W9 t/ H% g! J5 D* C
: {) E9 l- |: \: x/ {2 t! t前端后端波形抓出来比较下

该用户从未签到

7#
发表于 2016-12-28 10:33 | 只看该作者
本帖最后由 djadfas 于 2016-12-28 10:57 编辑
' P( P. ]% m  G1 d. B0 T2 [  b! \
Quantum_ 发表于 2016-12-27 19:36
# p# E2 ?' c0 p  w3 I" ~谢谢! DJA' O: q7 D+ @2 h' N
1. 此处加一个200k的电阻, 主要就是为了加一个RC Delay.
) G: c5 U4 v: n) H2 T( W2. 之后再加一个‘与门’, 是为 ...

) u- S- j* w6 H+ `6 n  a2 j1 J; v1、不建议这么搞  你这样芯片如果不具有总线保持功能会有问题  逻辑芯片是由pmos和nmos构成  输入高电平和低电平之间  存在非稳态区 这段时间其实N Pmos都会导通的出线震荡 所以一般逻辑芯片 hold的功能 设计需要提升输入信号斜率来解决4 u. [- g4 b; ~1 M- G
  e& o' s) t7 B3 R
2、注意输入不要悬空 上电初始状态要保证   一般开始设计前后上下拉都留着 总会有用的
) j' G  e0 m1 m5 C) r* r9 f/ x2 _" x8 z5 j* s6 v! p% `  W" g
3、搞个双稳态触发器比较靠谱 如SN74LVCxx什么的  我都这样搞& m" Z; t( p% Z! `4 I6 T# O
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-26 10:29 , Processed in 0.156250 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表