一个En信号， 经过一个‘与门'后， 出现一连窜'矩形波'

Quantum_

& n0 j+ P" O) M" i5 C1. 用一个’与门‘， 做了一个buffer（如下图1）
! r+ O: z" U$ I- q! B$ e# ^1 X2. buffer的输入信号是稳定的， 可是它的输出信号却出现一连窜的‘矩形波’？(如下图2,3中的 ‘淡蓝色' 信号)
/ |3 r" a- ?; I8 A, A  `/ _     （注： 图片的显示顺序有点问题， 应该是先图片3， 再回来看图片2. ）
) r& p5 V# l: G" n. o: M为何出现这些矩形波？
如何改进？

谢谢！

djadfas

电路没问题  r84 200k  c178 1uf  与门输入驱动电流视乎太小了  试试去掉电容 R换为0R  

超級狗

RC 電路上升到邏輯閘臨界點時發生的振盪現象，請改用施密特觸發（Schmitt Trigger）型態的邏輯閘。
3 F) Y) f3 b' V
$ f* R- j* i9 w' ~& t8 s" K

honejing

圖 3 的 SO 前端雜訊的時序是在 IN = low 就出現，可能是 IN 這級的 output low 驅動太弱，再經 200 Kohm 到 buffer 的輸入端使它特性類似浮接，所以出現雜波，把 R84 改成 百歐姆或 1k 毆姆，應可解。

Quantum_

djadfas 发表于 2016-12-27 09:46
0 X- S6 i" Y0 l: Y% [) l电路没问题  r84 200k  c178 1uf  与门输入驱动电流视乎太小了  试试去掉电容 R换为0R

- c( ~& I/ |+ B* v- O- m% \谢谢！ DJA
; u( ], I0 _( j3 z1. 此处加一个200k的电阻， 主要就是为了加一个RC Delay.
7 d, Q. b# j3 l  W) g. e- c8 [2. 之后再加一个‘与门’， 是为了驱动 下一级的电路。  
3. 所以，RC 要保留。 否则， 这个小模块可以不要。

myl593799546

. p2 y3 i! Q" L: U- j# w- L& y; H
+ v: G! @" M+ m( h前端后端波形抓出来比较下

djadfas

- ]: n! U. s4 e: C* ?

Quantum_ 发表于 2016-12-27 19:36
3 Z  |8 n1 W) X6 \6 _+ d! v3 l谢谢！ DJA
1. 此处加一个200k的电阻， 主要就是为了加一个RC Delay.
2. 之后再加一个‘与门’， 是为 ...

1、不建议这么搞  你这样芯片如果不具有总线保持功能会有问题  逻辑芯片是由pmos和nmos构成  输入高电平和低电平之间  存在非稳态区 这段时间其实N Pmos都会导通的出线震荡 所以一般逻辑芯片 hold的功能 设计需要提升输入信号斜率来解决
, u8 O, I3 {+ K5 J
2、注意输入不要悬空 上电初始状态要保证   一般开始设计前后上下拉都留着 总会有用的

& _/ a- j% C+ I8 o8 C/ T. l3、搞个双稳态触发器比较靠谱 如SN74LVCxx什么的  我都这样搞
- {  c9 J/ A' p# g$ ?/ H

ybc007

学习