找回密码
 注册
关于网站域名变更的通知
查看: 819|回复: 2
打印 上一主题 下一主题

为什么FPGA IO设为高阻时测量其对高电压电源会有电压值?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-12-25 11:49 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
如图示,FPGA的BANK 电压是3.3 V,设计失误外面分压设为5,6V左右(不清楚会不会烧坏IO口),但是实际测量时电压值达不到5或6V,只有3.7V左右,把外围都删掉就像图片中那样的电路后测量其对地是没有输出的,但是对高电源能量出电压来,有没有了解的大侠帮忙解答一下?我个人猜测是IO口的保护电路影响的原因。
# \* l% L' D3 A  d% b

2222222222.jpg (1.84 MB, 下载次数: 0)

2222222222.jpg

该用户从未签到

2#
发表于 2017-1-4 11:49 | 只看该作者
为啥要测12V和IO  他们之间没什么联系  

该用户从未签到

3#
发表于 2017-3-24 22:19 | 只看该作者
一般IO口有一个保护二极管。若你外围输入一个5V电压,二极管会把电压拉低至3.3V
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-6 03:26 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表