找回密码
 注册
关于网站域名变更的通知
12
返回列表 发新帖
楼主: 蓝色的天口
打印 上一主题 下一主题

芯片脚出线方式比较

[复制链接]
  • TA的每日心情
    开心
    2019-11-19 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    16#
     楼主| 发表于 2016-11-28 09:04 | 只看该作者
    procomm1722 发表于 2016-11-25 13:54& [7 S1 y3 [- }
    其實沒有好壞 , 主要還是看阻抗匹配.
    5 n# ?0 j) G) J如果pad 形成的雜散電容量高 , 那就要想辦法用電感去耦合降低阻抗 ,  ...
    0 {2 g9 G0 `7 B* N
    你好,请问有相关的资料可以看看吗? 谢谢!
    2 }$ P  R) Y: e: F" v2 p% y" R7 S5 d# [  ]9 F. T; l
  • TA的每日心情
    开心
    2019-11-19 15:59
  • 签到天数: 1 天

    [LV.1]初来乍到

    17#
     楼主| 发表于 2016-11-28 09:08 | 只看该作者
    dzkcool 发表于 2016-11-25 14:42
    ! ^+ }: T9 ?; W7 z4 ?8 G# QDFM上会要求走线从焊盘的短边出线,但对于这个芯片来说,焊盘足够宽,所以用图二即可。

    * a' u6 a" `) K# K谢谢,杜老师!7 N- m& X& v# v" q/ f

    该用户从未签到

    18#
    发表于 2016-12-6 17:03 | 只看该作者
    我一般遇到这种都是选图二然后加泪滴
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-14 04:11 , Processed in 0.062500 second(s), 19 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表