找回密码
 注册
关于网站域名变更的通知
查看: 1317|回复: 6
打印 上一主题 下一主题

关于晶体走线处理的问题

[复制链接]
  • TA的每日心情
    郁闷
    2024-11-1 15:35
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2016-9-6 16:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    1、为什么有些项目要求晶体下面要挖空,有什么好处吗?我认为挖空了屏蔽与参考就不太好。哪位大神知道的说说其中原因,谢谢!

    该用户从未签到

    2#
    发表于 2016-9-6 23:17 | 只看该作者
    谁要你一定挖空。如果确实要挖空,也是为了满足阻抗一致性咯

    该用户从未签到

    3#
    发表于 2016-9-9 16:03 | 只看该作者
    主要是晶体会对下面走过的高频信号产生影响,所以不要在晶体下面走线

    该用户从未签到

    4#
    发表于 2016-9-25 16:43 | 只看该作者
    是不是晶振下挖空?是不是怕传导杂讯出去?: F$ y" W5 R9 e& m9 P7 Q9 I
    高频信号的pad下挖空是有这种要求的,是为了阻抗控制;
    3 p0 l# `2 z; n- h3 k4 b: {* v晶振下和电感下目前没有遇到过挖空要求的,只是不允许不线。

    该用户从未签到

    5#
    发表于 2016-11-20 09:42 | 只看该作者
    晶体信号pad下面挖空可以保持阻抗一致性,也能降低一些layout寄生电容。

    该用户从未签到

    6#
    发表于 2016-11-21 10:25 | 只看该作者
    满足阻抗要求!

    该用户从未签到

    7#
    发表于 2016-12-23 17:36 | 只看该作者
    有些是EMC要求的,
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-20 14:49 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表