candence不能导出网表以及allegro不能关联原理图的问题

逍遥剑客

8 ^( [: z/ N3 f/ ?
刚学candence，遇到问题，请大家不吝赐教。我用的是16.6，文件也不在中文路径
8 `; ^) [' r+ G3 d1 H2 H1.新建个原理图，导出网表，报错，是以为没有PCB库吗？我用的是candence自带的库，不可以吗？

/ @' B; T, P, R8 c! W! W图1-3
2 V% m0 F- E: ^' Q: a: R' |! `
; h, |7 [2 v. X5 ?
- r( W3 L" M0 ]7 E' R: Q2 b2.想把原理图和PCB关联，按照教程，原理图上勾选-ENABLE INTERTOOLS COMMUNICATION后，选择器件，右键却不能出现PCB editor selector 的命令

右键如图4

nat

1.从图片看出是网络表生成失败，原因有很多，具体见allegro文件夹中的log文件，从图中可以看出，电阻的封装有问题。
2.关联是要导入网络表成功之后才行，而且也不用右键，原理这边选择元件allegro那边就会高亮。

逍遥剑客

nat 发表于 2016-7-28 15:29
1.从图片看出是网络表生成失败，原因有很多，具体见allegro文件夹中的log文件，从图中可以看出，电阻的封装 ...

我感觉要是第一步解决了，第二步应该也就没问题了，这种问题说不清，我还是找个人实际过来看看。谢谢
  _, U, i% |' z: o, G

980155498cai

网标都没有生成你怎么关联呢？？？？

逍遥剑客

980155498cai 发表于 2016-7-28 17:05
网标都没有生成你怎么关联呢？？？？

7 j' Z* W& n5 E5 e, c6 a* V我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图，每次关联前也要重新导一次网表么？
$ _8 y6 m: h+ p0 _

980155498cai

逍遥剑客 发表于 2016-7-28 19:21
, |' ?' L( c7 ]( j我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图，每次关联前也要重 ...

0 ]& s# ?* A- u. [% A3 I! ^. F9 J如果关联不上就倒一下就好了
" J- P) Y' k6 d' L! H3 S* Y

why_not

首先先解决网表导入前的DRC问题，先把网表导入成功后已经就可以关联了！
8 W5 D  T, v8 c1 a9 _

仁爱

我看了一下，你导不出网表至少有一点是错的，那就是你有些器件没有填写封装名“footprint"