找回密码
 注册
查看: 3356|回复: 7
打印 上一主题 下一主题

candence不能导出网表以及allegro不能关联原理图的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2016-7-28 15:17 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 逍遥剑客 于 2016-7-28 15:27 编辑 0 M# b# h& r, j1 g5 L" ?
! F1 _1 }* \" l0 c1 S3 F
刚学candence,遇到问题,请大家不吝赐教。我用的是16.6,文件也不在中文路径4 x+ }6 S( H% a( \- W8 x
1.新建个原理图,导出网表,报错,是以为没有PCB库吗?我用的是candence自带的库,不可以吗?- F( |8 E6 d: X+ o" g( r% r; \1 R

% S) i" S. W' S, y) Y/ c- x4 @
图1-3
( T- Z2 }, A7 E7 s$ w/ c$ m, P1 q, P9 G
, e) _- ^% |& }; i( l0 L
2.想把原理图和PCB关联,按照教程,原理图上勾选-ENABLE INTERTOOLS COMMUNICATION后,选择器件,右键却不能出现PCB editor selector 的命令) |  o- I- o: S6 `4 {
- z+ f# d% j3 x& h' \, U$ j; E
右键如图4

1.png (50.46 KB, 下载次数: 0)

1.png

2.png (11.41 KB, 下载次数: 0)

2.png

3.png (16.5 KB, 下载次数: 2)

3.png

4.png (43.44 KB, 下载次数: 2)

4.png

该用户从未签到

2#
发表于 2016-7-28 15:29 | 只看该作者
1.从图片看出是网络表生成失败,原因有很多,具体见allegro文件夹中的log文件,从图中可以看出,电阻的封装有问题。. Z* h# C  @' Y8 e8 R1 e' ]( t& ?
2.关联是要导入网络表成功之后才行,而且也不用右键,原理这边选择元件allegro那边就会高亮。

点评

我感觉要是第一步解决了,第二步应该也就没问题了,这种问题说不清,我还是找个人实际过来看看。谢谢  详情 回复 发表于 2016-7-28 15:46

该用户从未签到

3#
 楼主| 发表于 2016-7-28 15:46 | 只看该作者
nat 发表于 2016-7-28 15:29
' m6 Z& `5 \& ?7 h! {. ]1.从图片看出是网络表生成失败,原因有很多,具体见allegro文件夹中的log文件,从图中可以看出,电阻的封装 ...

7 M. q# |0 h6 n1 F$ ]- k$ R: Q0 e我感觉要是第一步解决了,第二步应该也就没问题了,这种问题说不清,我还是找个人实际过来看看。谢谢
! z5 h% M6 P3 @* B0 o, {- H" o
  • TA的每日心情
    开心
    2020-5-19 15:39
  • 签到天数: 10 天

    [LV.3]偶尔看看II

    4#
    发表于 2016-7-28 17:05 | 只看该作者
    网标都没有生成你怎么关联呢????

    点评

    我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图,每次关联前也要重新导一次网表么?  详情 回复 发表于 2016-7-28 19:21

    该用户从未签到

    5#
     楼主| 发表于 2016-7-28 19:21 | 只看该作者
    980155498cai 发表于 2016-7-28 17:05" G$ {& n5 n$ {; j( ]3 l$ \
    网标都没有生成你怎么关联呢????

    $ g- J! Y( M8 u# M, @我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图,每次关联前也要重新导一次网表么?9 \& {7 i; k$ s9 u

    点评

    如果关联不上就倒一下就好了  详情 回复 发表于 2016-7-28 21:02
  • TA的每日心情
    开心
    2020-5-19 15:39
  • 签到天数: 10 天

    [LV.3]偶尔看看II

    6#
    发表于 2016-7-28 21:02 | 只看该作者
    逍遥剑客 发表于 2016-7-28 19:21% B7 \- A* u5 Z8 [. [" h
    我说的是两个pcb.第一个是新建的。第二个问题是用一个已经走线完了图纸和相应的原理图,每次关联前也要重 ...
    6 `' N0 a2 k2 L/ ^. N5 E0 z& @% h
    如果关联不上就倒一下就好了
    % b$ `( V4 b3 R1 z

    该用户从未签到

    7#
    发表于 2016-7-29 08:44 | 只看该作者
    首先先解决网表导入前的DRC问题,先把网表导入成功后已经就可以关联了!( e2 J5 F. T( G+ A

    该用户从未签到

    8#
    发表于 2016-8-1 15:58 | 只看该作者
    我看了一下,你导不出网表至少有一点是错的,那就是你有些器件没有填写封装名“footprint"
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-5-25 21:01 , Processed in 0.078125 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表