|
|
1、在工程管理器里打开Part developer, 进入做原理图库工具里。file->new->cell， 取个库的名字。点击ok3 F6 c2 J }+ t! S b; y# K: \
2、右键点击symbols, 选择new. 在右边窗口中输入Logic pins等，可以调整pin得位置等。然后选择symbol名字右键generate package。
" ^% \! F! ?( Y) c( d5 s$ I: G4 A0 G3、在Package里，general：一定要选择Jedec Type，即为版图库封装psm等~。Package pin：点击Footprint->Extract from Footprint, 将左侧的Logic pins 与右侧的Physical pins map 起来。: u) X8 B$ u) h# l/ b( t! {
4、点击左侧Part Table Files ,右键new。~
6 W* r0 G4 `- d( ?# e% Z' m其实这些在《Cadence concept HDL & Allegro 原理图与PCB设计〉里都有，资源帖里好像有这本书，你可以找来看看~ |
评分
-
查看全部评分
|
/1 
发表于 2008-10-20 16:22
收藏
淘帖
支持！
反对！
楼主