请问关于xilinx 7 Series FPGA pin Swap的问题

zsuhh

% D% F# x, Z5 |; H  b$ ^6 {6 j
- d9 |& n6 h1 A; a4 F在ug586_7Series_MIS.pdf文档中关于Pin Swapping有下面几个描述：
, M6 J7 ?, C. M（1）Pins can be freely swapped within each byte group (data and address/control), except for the DQS pair which must be on a clock-capable DQS pair, and CK which must beon a clock-capable p-n pair.
---------------这个是否意味着数据组组内除了 DQS pair外，其他pin脚可以自由交换； 地址组内出来CK pair外，其他pin脚可以自由交换？？

6 V- B  Q% s6 E0 s  x8 p( m4 g（2）Pins in the address/control byte groups can be freely swapped within and between their byte groups.
# G% r8 a. u; I" T2 X1 @1 Q---------------这个是否进一步说明地址/控制组内出来CK pair外，其他pin脚可以自由交换？？
! B; U; d( U" f( g! \. I
另外，关于16-Bit DDR3 InteRFace Contained in One Bank的那个表中，对DQ1, DQ0, DM0,  RESET_N  , RAS_N     ,  CAS_N, WE_N ,  BA2的Special Designation作了特殊要求为CCIO-P,CCIO-N,如下图。 是否这些pin不能随意交换？
. C! r; p! K1 r  O$ m- d; Q9 f
' Q3 s* H8 t6 B& ]$ @; [

$ T# r: u0 e+ v/ V* `) V7 W; ]

菩提老树

同组可以交换，除了DQS外

zsuhh

菩提老树 发表于 2016-2-15 13:06
6 `: @" x7 S+ C/ W6 K" {4 K同组可以交换，除了DQS外

7 G1 {5 T/ a7 o  S" M! {麻烦问多一句：是否意味着同组中DM0可以和DQ0到DQ7其中任何一条交换，同理,DM1可以和DQ8到DQ15其中任何一条交换??数据线之间的交换可以理解，只是放什么数据进去，再取什么数据出来，结果一样。只是DM0是否可以和数据线交换就不太确定。另外，根据Xilinx 7 Serial的文档，似乎地址线也是可以交换？？
; t" ?# v( r$ N7 o9 \
7 Y* a+ H( W4 h' ?4 c8 D

菩提老树

zsuhh 发表于 2016-2-15 14:24
9 b- k5 [& T$ u% ]7 `; h麻烦问多一句：是否意味着同组中DM0可以和DQ0到DQ7其中任何一条交换，同理,DM1可以和DQ8到DQ15其中任何一 ...

DM是否可以交换要具体看，最好DM与DM换，因为有的DM只是input，而不是IO口