FPGA外围硬件电路设计

chrischouchou

菜鸟请教个问题，FGPA外围电路设计时，外围芯片怎么跟FPGA链接啊，比如以太网收发器的控制引脚直接接到FPGA的随便哪一个IO上都可以，还是要接到相应的指定的IO上？
3 j4 r( p+ K- e* n2 Y2 Y

超級狗

答案是不能隨便安排的，因為引腳的安排會影響到 FPGA 運行的極度， 甚至有些時鐘相關的引腳也要從  FPGA 特殊的引腳進出。

# ?, n5 B. l, P4 h感覺樓主是要在 FPGA 上放一個 Ethernet MAC︰

• 如果是自行設計 Ethernet MAC，通常一開始可以選擇讓軟件自動排列引腳，並選擇優化的條件以速度為優先。
• 如果是用現成別人提供的 IP，通常他們會指定 FPGA 型號及引腳位置。
• 兩種設計引腳都可以做微調，不管是為了美觀、還是線路佈局（PCB Layout）方便，但前提是要滿足介面運行的速度。
• 以 10Base-T 的 MII 來說，因為運行的速度慢，如果你的 FPGA 夠快的話，微調的彈性就會較大。1000Base-T 的 RGMII，可能相對限制就較多。
  7 k6 B3 [0 y% O  n) k2 o" |( ]

; s2 ~2 w5 m$ j6 t* H! _) O
7 @( e. b. ~- p8 u) i+ ^6 Z0 H

chrischouchou

回复超级狗：就是您说的意思，就是这些类似外围接口收发芯片的控制使能引脚的安排，怎么跟FPGA的IO连接，是随便找个bank的IO连上就可以还是要与指定的IO连接。例如说xilinx a7的FPGA控制RGMII的以太网收发器，收发器的引脚怎么跟FPGA连接

超級狗

Xilinx AC701 Ethernet Design Example
0 r8 g  K# S$ v1 j
& |6 m$ |9 Z2 {4 Z/ x# d有開發板耶～


* }- j5 C1 S% J. j- W3 ~, J+ [4 Qhttp://www.xilinx.com/support/documentation/boards_and_kits/ac701/2014_4/xtp223-ac701-ethernet-c-2014-4.pdf
1 A( u+ T2 S: b/ T! `/ f( H
2 n' k4 b  P' a/ F
6 L* _/ l6 |0 A+ c2 v/ W

chrischouchou

超級狗 发表于 2015-12-24 08:38
Xilinx AC701 Ethernet Design Example

3 I  P  K# Z- S8 {3 i$ r有開發板耶～

6 d* E8 z& z5 q1 h9 c% Q$ t好嘞，大概了解了，非常感谢您的帮助！！
/ f. ]' h& j. S' w( W0 R% I