|  | 
| 答案是不能隨便安排的,因為引腳的安排會影響到 FPGA 運行的極度, 甚至有些時鐘相關的引腳也要從  FPGA 特殊的引腳進出。- A, j- c8 E7 b: w 
 1 `+ Y6 w% J, z感覺樓主是要在 FPGA 上放一個 Ethernet MAC︰2 U1 b# J; n) N* d- T$ G
 
 如果是自行設計 Ethernet MAC,通常一開始可以選擇讓軟件自動排列引腳,並選擇優化的條件以速度為優先。如果是用現成別人提供的 IP,通常他們會指定 FPGA 型號及引腳位置。兩種設計引腳都可以做微調,不管是為了美觀、還是線路佈局(PCB Layout)方便,但前提是要滿足介面運行的速度。以 10Base-T 的 MII 來說,因為運行的速度慢,如果你的 FPGA 夠快的話,微調的彈性就會較大。1000Base-T 的 RGMII,可能相對限制就較多。* e! N* I5 t, W9 B( G
 3 ~8 `: T# V9 @: e8 p
  # z/ X! k; Q* R- w2 K 
 - R, J3 p+ a; y6 c1 _; J* ]- w& B9 H! \  Y8 T; s# M5 j. o
 
 | 
 |