|
答案是不能隨便安排的,因為引腳的安排會影響到 FPGA 運行的極度, 甚至有些時鐘相關的引腳也要從 FPGA 特殊的引腳進出。
4 A7 q) A; |( P# Z
, [0 I& q# A5 d% x! \0 e" x感覺樓主是要在 FPGA 上放一個 Ethernet MAC︰
8 G1 w, c9 v' k! m- 如果是自行設計 Ethernet MAC,通常一開始可以選擇讓軟件自動排列引腳,並選擇優化的條件以速度為優先。
- 如果是用現成別人提供的 IP,通常他們會指定 FPGA 型號及引腳位置。
- 兩種設計引腳都可以做微調,不管是為了美觀、還是線路佈局(PCB Layout)方便,但前提是要滿足介面運行的速度。
- 以 10Base-T 的 MII 來說,因為運行的速度慢,如果你的 FPGA 夠快的話,微調的彈性就會較大。1000Base-T 的 RGMII,可能相對限制就較多。
% C9 ^% |0 m# v, T& ~ : g8 g. X1 ~9 S, b8 g- U
. c v' o" j& w
* F9 A q1 Z7 @
! [; L1 v. b8 E6 k4 A8 ?! I
|
|