VHDL的STD_LOGIC的9中取值的意义？

rainbowII

大家都知道，VHDL的STD_LOGIC的9种取值：
$ ^; W0 d) _' T: M  T% e‘U’  初始值 ； ‘X’ 不定  ； ‘0’ 0 ； ‘1’ 1； ‘Z’ 高阻； ‘W’ 弱信号不定； ‘L’ 弱信号0； ‘H’弱信号1；‘-’不可能的情况，分别在哪些情况下对应使用？
6 {% `  `( r. c2 |" T6 B+ k
3 `* y8 h5 q9 _" X
& M2 ?9 q5 ^  P