求allegro16.6导出3D图的步骤

katherine_he

求allegro16.6导出3D图，结构老说有钻孔信息，我这明明构掉了

tanxijun0870

file--export--IDF--PTC(选项)---OK

dzkcool

建封装时一定要设置元器件高度，否则没有多大意义。

lilianne

！！！！！！！！！！！！！！！！！！！！！！！！！！！

jacekysun

katherine_he

tanxijun0870 发表于 2015-6-11 17:09
file--export--IDF--PTC(选项)---OK

' p0 p, H0 S# S* Z0 f是这个步骤来的，可16.6的怎么去掉钻孔信息呢，如果我PCB有VIA时导出的3D，结构导不进去，一直提示在加载钻孔表。

katherine_he

dzkcool 发表于 2015-6-11 18:43
  ^% x0 \/ z# x# l0 X建封装时一定要设置元器件高度，否则没有多大意义。

9 c# z. h+ R: r) `, k建封装一般都加了高度的

mintjelly_abc

本人使用的是 16.3 版本的软件，在 IDF Out 窗口中可以勾选 Use Filter 选项，并在后面的Filter 中选择不输出的元素，也许楼主说的钻孔信息可以通过勾选 via 来消除掉。16.6 版本有这个选项吗？

katherine_he

有的，我以前也是这样导出的，但现在不起作用，不知道哪里的原因呢。

allegro小菜

我也是 16.6的 导出结构对方只能显示草图  晕死我了 楼主可解决了？

allegro小菜

katherine_he 发表于 2015-6-17 17:27
有的，我以前也是这样导出的，但现在不起作用，不知道哪里的原因呢。

! T! J) ^5 D6 o8 x/ \! p/ i- f哥们 你的问题解决了没是？知道的话告诉我下？是不是库的路径问题？

katherine_he

我现在只能删掉PCB上的VIA再倒出3D来

katherine_he

allegro小菜 发表于 2015-9-21 14:28
# X' z( w: r1 m( w我也是 16.6的 导出结构对方只能显示草图  晕死我了 楼主可解决了？

" V# C) @% f) W6 _我的删掉VIA导出的3D，结构就可以知道导入了，没有其他问题
/ H/ ?9 I& g9 L3 S8 h! ], T" F

Karlen

2024年，仍然碰上这问题....

hu311

首先器建封装时要建器件高度，导出时file--export--IDF--PTC(选项)---OK按这个方式，在PTC页面点选filter,将除pins,board outline及  place components这三项外的都勾选上，这样除了这三项勾选上的就不会导出来。另外导3D文件还要注意一个问题，就是PCB文件里只能有一个外框，如有多余的拼板外框等要删除。