[业界新闻]可编程行业的相关新闻,欢迎大家阅读,更新有奖!!

oxygen · 发表于 2008-9-12 22:15

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

欢迎大家共同分享FPGA行业的相关新闻,本贴保持随时更新...也欢迎大家发表或粘贴相关内容, 积分奖励(1~5分不等)..

oxygen · 发表于 2008-9-12 22:17

今天看到的,行业领头羊对FPGA未来的定位..

Xilinx CEO: 新架构、新思路、新服务开创百亿FPGA市场

“电子产品需求持续变化，只给制造商两条出路――Differentiate or Die (要么追求差异化，要么关门消亡！)这给可编程器件带来了巨大的发展机遇！”8月28日，年初走马上任的Xilinx总裁兼CEO Moshe Gavrielov首次接受中国媒体的采访，透露了Xilinx新的发展策略，概括起来就是三“新”：新架构、新思路、新服务。

Moshe曾经供职于NSC、LSI、Cadence等公司，从微处理器芯片、ASIC芯片、EDA软件再到可编程逻器件，他笑称自己从FPGA外围器件来到Xilinx。“面对终端电子产品功能日益复杂、面市时间一再加快同时产品生命周期不断缩短、工程预算持续紧缩等难题，设计工程师们面临重大挑战。”他强调，“市场需求已经处于变幻无常的状况，你很难预测下一个产品应该具备什么样的功能，而且用户个性化需求日益明显，这让ASIC或者ASSP很难适应，而可编程器件已经从最初完成逻辑转换功能的简单器件变成一种系统级平台，它能适应市场的快速变化，所以我认为可编程器件已经从电子设计外围逐渐成为电子设计的核心，并成为市场发展的必然。”

Xilinx CEO Moshe Gavrielov：FPGA器件已经成为电子设计的核心

新架构――如何快速响应客户需求？

Moshe透露，上任以后，对Xilinx进行了大刀阔斧式的组织架构改变，从以前产品为主的架构转变为以功能为主的架构，以响应客户需求，加速产品的研发“这样的调整是为了更好抓住FPGA机遇，开创更大的市场。”他表示，另外，Xilinx对重点发展区域进行加强对一些非重点区域进行削弱，据公开的报道，Xilinx此次架构调整裁员7％。调整后，Xilinx每个大区负责人都对所属大区各项业务全权负责，每个大区负责人向专门的集团VP负责，这样，各区域的需求可以在最短时间到达公司最高决策层。“这样既可以了解重点大客户的需求，也可以了解中小客户的需求，帮助我们开发出市场需求的产品来。”Xilinx亚太区销售副总裁杨飞解释这次架构改变的目的，并强调：“新架构带来了四点变化，一是致力于客户为主的水平解决方案，二是集中式的优先管理，三是专注行业市场开发，四是具有广泛责任的职能化驱动，这个新架构带来的价值有：为市场提供完整的解决方案；简化了Xilinx业务流程；加快了决策程序。”

目前，Xilinx获取了PLD市场51％的份额和FPGA市场57％份额，Xilinx预测到2011年，可编程逻辑市场规模将从目前的36亿美元扩大到140亿美元！无疑，新的组织架构对占领这个快速增长的市场有良好的促进作用。

新思路――Xilinx眼中的中国市场以及创新生态环境的建设

7月23日，Xilinx任命41岁的杨飞担任亚太区销售副总裁，杨飞拥有超过17年的行业经验。在加入赛灵思之前，他担任赛普拉斯半导体公司负责中国销售事务的高级营销总监，他还曾在飞思卡尔半导体公司、LSI Logic等公司工作过，先后担任过现场应用工程师、副产品经理以及中国区经理。他对中国本土市场有深刻的认识，此次提升杨飞负责亚太区业务，也凸显Xilinx对中国地区的重视，据说杨飞将陪同Moshe参观深圳大型企业及各种中小型设计公司，了解本土中小公司创新的现状。

图2
Xilinx亚太区销售副总裁杨飞：支持中国本土公司创新是Xilinx一贯的策略

针对中国的设计创新事业，Moshe表示中国有大量可供创新的设计资源，中国政府也重视自主创新，Xilinx针对中国的自主创新有完善的定位和策略。中国手机领域的创新显示新领域的创新需求增长，目前电子产品设计都在追求差异化，FPGA可以在差异化创新方面给本土设计人员提供支持。杨飞也表示：“除了支持大企业创新，Xilinx也重视和本土中小企业的合作，实际上，很多中小企业在从事差异化设计，它们都在推动创新设计.Xilinx全球有超过两万多家客户，不仅有众多大家耳熟能详的国际国内大品牌，同时也有很多的中小企业。支持中小型企业是我们一贯的政策”当被问到‘山寨机’现象,杨飞说”我认为‘山寨机’现象不是负面的，只要是致力于设计差异化，增值，创新的事业，赛灵思公司都可能会积极配合和支持。Moshe和我都认同中国是Xilinx全球战略中的重要组成部分，我们会在IP支持、开发工具，加速产品面市、资金以及技术方面给予中国中小企业最大的支持！我认为中国的中小企业未来将会有很大的增长！而且传统上这些使用ASSP、ASIC的公司都会转向FPGA，所以我们会对中国的本土创新提供最大的支持！”

图3深圳有超过2000家企业从事山寨机开发与制造

Moshe表示除了支持中国的自主知识产权的TD-SCDMA等标准的实施外，Xilinx将重点培育中国本土设计创新环境，他指出：“FPGA已经不是当初完成胶合逻辑的简单器件，已经成为一种系统级可编程平台，它也能集成了DSP等很多功能器件，所以FPGA可以成为中国本土企业创新的重要手段，目前中国已经从全球制造发动机向全球设计发动机转型，Xilinx为帮助本土设计创新，提出了几点战略，一是落实培养技术人才，这主要是通过开放源码硬件网站以及和中国大学合作联合培养FPGA开发人才，二是要把Xilinx在全球通信市场成功的经验带到中国，三是帮助中国电子产业实现创新和知识产权（IP）建设，适应不断变化的市场需求。四是帮助中国工程师快速进行修改设计，帮助他们完成差异化设计。”Xilinx亚太区大中华区市场营销及应用工程部总监张宇清补充道：“Moshe在上任半年内两次来到中国，足见对中国的市场的重视，其实中国市场目前的销售贡献还不是全球最大，但是中国市场的增速很快。在中国有13个创新中心，其中我们已经在中国南京、无锡等四个创新中心建立了XILINX® FPGA创新中心，这些创新中心对中国中小企业和高校学生免费开放，很多企业可以在创新中心设计、调试自己的设计，并会得到技术人员的支持。”

“我们会联合第3方合作伙伴以及其他一切可以利用的资源来实现设计创新！另外，在开发工具的支持方面我们会有新的举措来提高支持水平！”这是张宇清透露的Xilinx在技术支持方面的又一个新的思路。

新服务――全面服务考验FPGA供应商能力

目前，技术支持服务已经成为考验IC供应商的重要指标，当然，对FPGA供应商也不例外；尤其是Moshe所描述的产品差异化，上市时间，成本，复杂性，不断变化的标准等市场需求，在推动FPGA成为市场必然的同时，也在性能，密度，工号，IP等等方面提出了更多新的要求。张宇清表示Xilinx也要提供“turn-key（各种方案和服务）”给客户，不过，Xilinx的服务要相比一般的IC服务更多更复杂要求更高。现在，FPGA的应用已经渗透到包括通信、工业、医疗、汽车电子、消费电子、航空等各个领域，传统上，FPGA关注性能、成本和IP，基于这样的需求，Xilinx要提供不同性价比的产品系列，不同的IP和开发工具等，“但是现在FPGA开始面临功耗、平台和解决方案等新需求，尤其平台，要面对各种不同应用，而解决方案要面对具体的应用设计。这就要求Xilinx提供更全面的服务。”Moshe在谈到Xilinx的未来战略时强调，“Xilinx未来要从应用、平台、开发工具、培训等方面全面支持客户的产品开发。FPGA开发属于前端设计，Xilinx会和EDA工具商加强合作，开发出更好的FPGA开发工具。”
张宇清指出虽然目前FPGA领域还有新的玩家进入，并有公司推出了一些结构上类似可编程器件的新器件，但是由于客户的差异化设计需求增加，要服务不同类型的客户，就要具备全面服务能力，这是对可编程器件供应商的最大挑战。“FPGA的技术支持人员要必须是全才，必须了解汽车电子、消费、通信、工业等各个领域的需求，这本身就是个很大的挑战。”张宇清强调，“Xilinx在第三方支持方面是投入巨资的，而且我们目前已经有2万多的客户，这些经验和财力投入是其他公司不能比的。为什么有些做FPGA的公司最终退出了，就是因为在产品的技术支持上是需要巨大投入的。”杨飞补充道Xilinx会有经验丰富的工程师对客户提供很好的支持。

oxygen · 发表于 2008-9-13 11:20

FPGA奔向45纳米

摘要：10月23日，Altera公司技术开发副总裁Mojy Chian博士来到北京，在媒体座谈会上介绍了该公司45nm IC开发的情况。他说，45nm相对65nm的优势要比65nm相对90nm的优势更大，同时开发难度也更高。Altera通过选择正确的合作伙伴、采用“第一片硅投产”的方法以及协作设计和工艺开发的方式来实现2008年45nm FPGA的生产。

那个叫Moore的人真幸运。他没有发现真正的物理定律。他只不过总结并预测了半导体产业的发展规律，但他可能比大多数发现真正定律的物理学家都著名。说他幸运，是因为那个所谓的“摩尔定律”还在延续。他应该感谢那些不断挑战半导体线宽极限的工程师们，是他们攻克了工艺上的一个又一个难关，使摩尔先生保持金身不败。

降低半导体线宽或晶体管尺寸的诱惑仍在持续。每两年，新一代的半导体工艺就会出现。这次，也就是从65nm到45nm，晶体管的密度又将提高一倍（65x65/45x45 = 2.09）。虽然开发成本随着线宽的不断缩小而非线性地急剧上升，但单个晶体管的成本仍然会降低。更重要的是，新一代的芯片功耗更低、速度更快。所以，快速抢滩下一代半导体工艺仍然是半导体厂商们玩不腻的游戏。

这次不同的是，小虾米们已经玩不起了。只有大佬们才有资本继续玩下去：因为开发成本和技术门槛高得吓人。成本高到什么程度？每条45nm代工厂（foundry）生产线投资需要30亿美元，工艺开发需要10亿美元。这还不算集成电路的设计费用。

技术挑战的根源在于，45nm已经接近原子尺寸极限。门级氧化物只有3至4个原子大小，一个晶体管由很少的原子组成。在这个尺寸下，用于光刻的光的波长、晶体管的漏电、寄生电容等都是不容易解决的问题。在此背景下，IC设计和生产工艺之间的相互依赖更加紧密，IC设计者更要关心底层工艺问题。

因此Chian博士说，Altera与台积电的合作是Altera研制45nm FPGA的首要前提。台积电是排在Intel、三星、TI、ST和东芝之后的全球第6大半导体制造商。由于前5个公司不经营代工业务，所以台积电实际上是世界上最具实力的代工厂。台积电在研发、产能和质量控制方面都处于领先地位。对于Altera这样的Fabless半导体供应商来讲，与台积电合作应当说是最好的选择。Chian博士介绍说，Altera与台积电有13年多的合作历史，双方合作紧密无间，合作关系已经超越了普通的业务关系，它们更像一个大公司的两个部门：Altera是IC设计部门，而台积电则是生产部门。

Chian博士介绍说了Altera所谓的“第一硅片投产”（first silicon to production）的设计方法。其特点包括可编程功耗技术，它使新一代芯片的功耗显著降低；精确的晶体管模型，它实现了最佳的器件性能。另外，Altera在设计阶段就考虑到了器件的可靠性，保证了器件的可生产性，即高成品率。

Chian博士着重介绍了Altera的测试芯片方法，它和建模、仿真一起成为“第一硅片投产”的基础。测试芯片的目的是降低生产工艺和电路设计当中的不确定性风险，它是验证新工艺和改进电路设计的手段，通过它可实现性能和可制造性两方面的最佳平衡。在90nm和65nm工艺节点，Altera都使用了9款测试芯片。此次45nm节点他们将使用8款测试芯片。目前已经完成了4款，在2008年产品正式推出之前还要测试4款芯片。

业界曾预计台积电最快于2007年底推出首颗45nm工艺客户晶片。台积电曾证实，45nm工艺研发团队在顺利将技术移转给生产端后，将接手下一代22nm技术平台开发，与目前32nm工艺研发团队多路并进。台积电预估32nm工艺最快于2009年试产，争取延续每两年一代的摩尔定律速度。

值得注意的是，今天市场对半导体器件的要求已经和过去不一样了。过去，用户最注重的是器件性能，其次是功耗，最后才是价格。随着半导体器件性能的不断完善，尤其是随着中低端民用产品成为应用主流，市场首先看重的是成本，其次是功耗，最后才是性能。Altera的Cyclone系列系列FPGA就是为低成本应用而开发。Chian博士没有透露下一代45nm FPGA产品具体的时间表，更没有透露何时才会推出45nm Cyclone系列。估计Altera最早的45nm FPGA产品应该是面向对功耗和性能要求较高的中高端应用。

顺便说一句，Mojy Chian博士不是华裔。他于70年代从中东移居美国，先后获得了佛罗里达理工学院的电子工程学士、硕士和博士学位。Mojy Chian博士现定居于加州圣何塞市。

oxygen · 发表于 2008-9-13 11:22

FPGA新兴应用趋势洞悉

[日期：2008-6-23]

来源：电子工程世界作者：郭长佑

[字体：大中小]

以市场观点来看，许多人只会重视FPGA的大量型应用，例如用FPGA取代ASIC。
　　但就技术角度来看，FPGA的应用拓展就更为多样且具意义，这包括用FPGA加速高效运算、用FPGA加速电路设计验证、用FPGA取代大量性的DSP运算。
　　由于掩膜成本的指数性攀升，许多中等用量规模(约50万颗以下)的芯片无法如过去般以ASIC方式投产，且不得不改以FPGA投产，如此使近年来FPGA的市场不断增长。
　　FPGA侵蚀原有ASIC市场的用量极为可观的，此也成为近年来众人关注FPGA的首要焦点，不过也因为过于聚焦在高用量、大市场的观察，使FPGA的其它新应用发展被人所忽略，但这些应用却也极具意义。所以，以下本文将针对FPGA的新应用进行更多的了解与说明。
　　高效运算(High Performance Computing；HPC)
　　高效运算所指的即是军方、政府机关、学术研究单位所用的超级计算机(Supercomputer)，另外部分企业内的工程、科技运算也含括在内，这类型的计算机拥有极高的运算效能，然近年来为了进一步提升系统效能，因此开始将FPGA运用于系统中。
　　首

先是CrayResearch，该公司的超级计算机：XD1就有用上FPGA，XD1用的是Xilinx(赛灵思)公司的VIRTEX系列FPGA。XD1机内有所谓的FPGA应用程序加速模块(FPGA Application AccelerationModule)，模块等于是机内的一个小型辅助运算系统，VIRTEX是模块内的主控芯片，等于是一个协同处理器(Co-Processor)，只不过这个协同处理器与ASIC型式的协同处理器不同，FPGA具有可程序化的功效，因此VIRTEX是一颗可程序化的协同处理器。　　运算模块内除了有FPGA的协同处理器外，处理器也必须搭配内存才能行使运算，所以FPGA会再连接4颗QDR IISRAM(极高速性的内存)，然后模块一方面用HyperTransport与XD1的主处理器相连，另一方面也连往XD1的特有高速I/O界面：RapidArray。
　　接着，由于高效运算多是执行大量重复性的运算，例如气象预测、风洞测试等，所以可以将执行的应用程序转化成FPGA内的组态(Configuration，中国内地方面称为：配置)程序，以硬件线路方式来执行运算，如此将比过往用纯软件方式执行快上数倍至数十倍的效能，甚至在特定的应用运算上能达一百倍以上的效能。
　　更仔细而言，其实是将整个应用程序中重复性最高、且最经常呼用(Call，呼叫使用，中国内地方面称为：调用)的函式库(Library，中国内地方面称为：库)进行转化，改以FPGA的硬件线路执行，如此就能够以最小的转化心力获得最大的加速效果。
　　Cray如此，与Cray同为高效运算市场的另一家业者：SGI(视算科技)也实行相同的作法，SGI提出所谓的RASC(Reconfigurable Application SpecificComputing；RASC)，中文可称为：可组态化应用程序性运算，RASC也是以模块方式让原有的超级计算机能获得加速效果。
　　SGI的作法与Cray有部分相同也有部分不同，Cray是将模块设置在原有超级计算机的机内，而SGI则是运用既有超级计算机机箱的上部来加搭加速模块，不过就功效机制而言两者异曲同工，此外两者都使用Xilinx的VIRTEX系列FPGA，但是内存与I/O部分两家也实行不同的设计，Cray是使用QDR II SRAM，SGI则是可实行QDR SRAM，或者也可用DDR2SDRAM，前者容量少(80MB)但速度快，后者容量大(20GB)而速度慢，提供两种选择的原因是可依据不同的应用程序特性来选用。
　　另外，高效运算业者通常有独门的机内通讯传输技术，RapidArray即是Cray的独家技术，而SGI自身也有独家的传输技术，即NUMAlink 4(已是第四代技术)，所以SGI的RASC不是使用RapidArray，而是使用NUMAlink 4。
　　其实Cray系统内所用的FPGA模块是与DRC Computer公司技术合作而成，因此DRCComputer自身也有提供相近方案，DRC的RPU(Reconfigurable ProcessorUnits)同样也是用FPGA来加速，一样是用Xilinx VIRTEX FPGA，但与主系统间的连接接口改成AMDOpteron处理器的接座接口，如此一般使用AMD Opteron处理器的x86服务器也可以加装RPU来提升高效运算的效能。
　　芯片开发时的逻辑功效验证
　　FPGA的另一个新应用是芯片开发时的逻辑功效验证。过去数字芯片在设计开发时，每开发至一个阶段就必须对已经完成的电路进行逻辑上、机制上的功效验证，以了解设计是否有误，关于此多是用计算机软件程序来进行逻辑推演(Simulation)，不过用计算机程序来进行验证，其推演速度相当慢，所以每一项验证都要经过漫长等待才能知道结果。
对此或许有人会说：可以使用更快速的计算机来加快验证，但这其实是鸡与蛋的问题，计算机效能提升其实是因为芯片效能愈来愈高，芯片效能愈来愈高原因可用摩尔定律来解释，在摩尔定律下，芯片开发速度变快、同时也让芯片更复杂，所以「计算机的更快速」与「芯片的更复杂」是连动的，使用了更快速的计算机，也意味着要推演、验证更复杂设计的芯片，最根本的问题并还没有真正解决。
　　不过，由于FPGA的电路密度、运作效能在近年来大幅提升，所以开始有人提议用FPGA来取代纯计算机执行的验证软件，如此推演速度就可以获得大幅提升。举例来说，IBM、Sony、Toshiba三家业者所共同合作开发的Cell芯片，当芯片还在开发阶段时就已经使用FPGA来推演验证，以加速了解设计上的正确性。更具体来说，就是将新芯片的逻辑电路加载到FPGA，让FPGA充当新芯片来执行。
　　改采FPGA方式来验证，其优

点不仅是加速验证程序，也可以节省验证成本，过去为了加速验证，必须动用大量的计算机，让众多的计算机同时都执行验证程序，才能让验证速度提升，有时其计算机的用量甚至要用及整个运算机房内的计算机，而今改成FPGA方式验证后，计算机用量就可大幅减少。　　要注意的是，由于芯片的电路愈来愈复杂，即便使用高阶、大容量(逻辑闸)的FPGA，都很难单独用一颗FPGA就仿真出整个新芯片，所以通常是同时用上多颗FPGA芯片，每颗FPGA芯片仿真部份的新芯片电路，然后再将多个FPGA芯片进行串连，用多个芯片来同时仿真一颗新芯片。
　　另外，FPGA虽可以进行芯片设计的功效验证，但并不代表整个芯片的设计开发流程都可以加速，芯片电路设计的部份依旧需要工程师人工设计，只有功效验证上可以获得加速。再者，功效验证完全正确后并不代表芯片就此设计完成(除非该芯片确定直接以FPGA方式出货)，后续在正式投产之前，还要经过频率收敛、电路化简等其它实体电路特性的调修，这方面FPGA也无从给予帮助。
　　数字信号处理器(DSP)
　　FPGA另一个新应用是取代DSP，由于FPGA适合规划成可同时大量平行运算组态，如此可加速数字信号运算。
　　所谓的「取代」，其实牵涉到价格效能比(Price PerformanceRate，中国内地方面称为：性价比，性能价格比)问题，相同的数字信号运算工作可以用FPGA运算，也可以用DSP运算，重点在于芯片成本，一般而言FPGA的芯片价格贵过DSP，但FPGA同时间可平行执行的数字信号运算量比DSP大，当数字信号运算的需求量够大时，FPGA在价格效能比上就会超越DSP。
　　若更具体说明，一颗高效能的DSP约要30至200美元，而一颗高阶的FPGA则约200美元，高效能的DSP同时间可以处理4个信道的数字信号，而高阶的FPGA则可因应20至40个信道以上的信号运算，如此简单将信道数与价格相除，可明显看出在同时多组运算时FPGA的成本低于DSP。
　　当然，先决条件是应用需求上需要同时间的多组运算，并非所有的应用都需要大量的数字信号运算，不过无线基地台方面确实有此种需求，但无线基地台前端的用户装置则没有这类的需求，事实上现在确实有诸多的无线基地台，已从过去完全只用DSP方式来进行信号收发解析处理，改成部份使用DSP、部份使用FPGA。
　　但是这也并非绝对，原因有二，一是FPGA仍在积极降价中，未来的价格性能比会持续提升，目前只有大量的数字信号运算是属于FPGA较合算，但日后也会逐渐往中阶、初阶发展，接下来可能小规模性的基地台(如Pico Cell、Femto Cell等)也会使用。
　　另一是前端用户的数字信号运算量也在增加，特别是MIMO技术已经进入到末端用户产品上(如IEEE802.11n标准)，同时2个、3个天线的收发将使数字信号的运算量增加，加上愈来愈多无线技术是使用OFDM调变，而OFDM的调变为高度平行化的运算，使用FPGA将可获得不错的效益。
　　虽然许多人看好FPGA取代DSP的后续发展，但是FPGA也并非全然无威胁，目前许多芯片业者正积极发展多核心处理器，例如Tilera公司的Tile64处理器拥有64个执行核心，一样可以提供大量平行的运算，而不需要使用FPGA或DSP。
　　如冰山般「厚实、缓慢」的推进
　　上述三种FPGA的新应用，笔者个人认为往后只会更扩展、更深入地运用，而不可能回退，高效运算系统未来只会愈来愈常使用FPGA，芯片设计上的逻辑功效验证也会愈来愈常用使用FPGA，并减少使用推演软件(或称：仿真软件)，基地台等应用也是如此。
所以FPGA是厚实地拥有了这三项新应用，未来用量与运用程度只会增加，但会慢慢地增加，因为FPGA的电路密度(或称：晶体管数量)只会愈来愈密、运作效能只会愈来愈快，同时价格也将愈来愈低。如同冰山一样：缓慢扩展，但每一英寸扩展却都相当地坚厚而难以回退。

　　△图说：CrayXD1超级计算机内的应用程序加速模块是用FPGA做协处理器，接着透过RapidArray接口连接至RapidArray的接口处理器(简称：RAP)，RAP另一端再以HyperTransport(简称：HT)接口与超级计算机的主处理器连接。（www.Cray.com）

　　△图说：Cray XD1超级计算机应用程序加速模块部分的更仔细线路图，其中Xilinx VIRTEX FPGA与4颗QDR II SRAM相连，同时自身也能与其它相邻运算模块沟通传输，另外也与RAP相连。（www.Cray.com）

　　△图说：SGI的RASC应用程序加速模块，可直接加装在SGI超级计算机机箱的上端，并透过NUMAlink 4接口与超级计算机相连，以加速原有超级计算机的应用程序运算。

　　△图说：SGI RASC加速模块的内部图，中间部位的铜质散热片下方即是FPGA芯片，设置于周旁的则是内存模块，后端的黑色连接器即是NUMAlink 4接口，2组连接器表示RASC具有2组NUMAlink 4接口。

　　△图说：另一款SGI RASC：RASC RC100 Blade，图中可见大量的DDR2 SDRAM内存模块，容量最高可至20GB，适合在大数据量的高效运算。

　　△图说：Cell宽带引擎芯片还在电路的开发设计阶段时，是先运用数颗FPGA芯片组兜出Cell的仿真电路，然后推演、验证其功效逻辑及机制是否正确无误，图为Cell芯片的裸晶与一般文具图钉的体积比较。

　　△图说：无线收发基地台端有着同时多组数字信号的运算需求，此时就价格效能比而言使用FPGA将比使用多颗DSP合算，图中为WiMAX基地台端的模块化运算机箱(东讯TECOM公司的WM5070)，机箱内负责无线传输的收发信号解析与演算，若WiMAX基地台使用方位性天线，则同时间内所需要运算的信号组数也会增加。

xiaocat85 · 发表于 2008-9-14 15:19

随着开发 ASIC 与 SOC 的掩膜费用、复杂度和工具成本的上升，今天很多设计小组正在选用 FPGA 实现自己的产品设计。但是，在设计者跨出这一步之前，应从好、坏两个方面着手考虑多种因素。
　　要点：# l% }) b, X6 Q+ E0 f
　　* 设计者应听从 80% 的规则：如果你希望达到高性能目标，就要再以20%购买一种带有 LUT（查找表）的 FPGA。
　　* 最大的 FPGA 可以运行在 550 MHz。
　　* 最大的 FPGA 有 33 万个逻辑单元，或大约等效于 1200 万个 ASIC 门。
　　* FPGA 供应商的综合工具效率不及商业 EDA 公司的 FPGA 综合工具。
　　* 当选择一种 FPGA 时，注意观察布局与硬接线宏结构；这些会带来能影响时序的布局挑战。　　过去 10 年来，FPGA 供应商在克服 FPGA 缺点方面取得了很大的进步，并从 ASIC 市场赢得了份额。在 90 年代末，FPGA 供应商增加了器件的容量，以抗衡中等规模 ASIC。然后在大约 2001 年，FPGA 供应商改进了器件的性能，与中等规模的 ASIC 竞争。尽管 FPGA 的功耗仍然远远高于密度与性能相当的 A

SIC，但去年，FPGA 供应商迈出了一大步，稳定了 FPGA 的功耗（参考文献 1）。

　　在实现器件属性的同时，FPGA 价格也在下降。Actel、Altera、Lattice、Quicklogic 和 Xilinx 都提供范围广泛的器件，从每只几分钱的 CPLD（复杂可编程逻辑器件）到加密的非易失性 FPGA，还有高性能、高 LUT（查寻表）数、基于 SRAM 的 FPGA，它每片价格高达数千美元。

　　在 FPGA 业的早期，设计者主要将最昂贵和最高级的 FPGA 用于原计划用 ASIC 实现的功能原型代码，或用作系统设计的概念验证。他们会为自己的 ASIC 创建逻辑，运行验证，作 ASIC 设计分区，然后将这些分区编入一块原型板上的多个 FPGA 中（参考文献 2）。今天的设计者仍然使用这种方法，不过，由于 FPGA 各方面都有了提高，很多设计者甚至将最高级和最昂贵的 FPGA 用于生产部件。

　　我们很容易从一家 FPGA 供应商找到一位对 FPGA 赞不绝口的营销执行官，他会大谈 FPGA 如何取代 ASIC 的份额，甚至是用于量产。设计者也正在逐步认识到 FPGA 确实是真正可行的量产载体，设计者应当不再简单地把 FPGA 看作一种 ASIC 原型工具。

　　Sanjay Singh 是惠普公司不间断计算机部负责 ASIC/FPGA 设计的技术领导，他在职业生涯中设计过 10 种 FPGA 和 25 到 30 种 ASIC。他在 Tandem Computer 时开始设计 ASIC，后该公司在 1996 年被 Compaq 收购，HP 又在 2002 年收购了 Compaq。Singh 说：“我开始是用 0.5 微米为东芝不间断计算机做ASIC。”现在，他的小组正在用 110 纳米和 90 纳米节点设计 ASIC，并且当需要时，他的小组会用最高级的基于 SRAM的 FPGA（如 Altera 的 Stratix 级和 Xilinx Virtex 级器件）设计服务器应用。

　　Singh 说：“我们的系统基于 Intel 的 Itanium 服务器芯片，而我们设计的 FPGA 必须与内存、I/O 和处理器通信。我们的增值是在硬件上，因此必须完成通信功能、端口功能、数据完整性功能，以及复制功能。我们设计的 FPGA 一般是在处理器板上，终端系统价格将在一百万美元以上。”

　　另一方面，Ranjit Rozario 是新兴通信公司 Sonoa Systems 的一名高级设计工程师。这家公司的 100 名员工主要由软件工程师组成，Rozario 是其中少数硬件设计师之一。作为一名长期以来从事 ASIC的设计者，Rozario 最近第一次尝试了 FPGA 设计，最终选择了一片 Virtex-5 LX 220。

　　Singh 和 Rozario 都认为，他们频繁地采用 FPGA有多种原因，但指出了用 FPGA 设计的优缺点。因此，当作这种转变时，ASIC 设计者必须考虑到多个因素，如设计规模、性能和功耗预算、PCB（印制电路板）要求、设计与验证要求，以及 FPGA 工具的局限。SRAM FPGA 也会带来新的挑战，例如软错误，这在 SRAM 结构中比标准单元更加常见。

　　为什么转向 FPGA？

　　设计者选择 FPGA 代替 ASIC 有几个原因：FPGA 是可重新编程和现场升级的，设计周期短于 ASIC（图 1）；FPGA 对高成本、低批量应用有更好的价格；它们相对稳定，因此你可以避免重新投片、掩膜的费用，并免除购买DFM（可制造设计）工具。

　　但是 Singh 称他的小组使用 FPGA 主要有两个原因。首先是 FPGA 能使他的小组将大量功能从 PCB 上拿掉，集成到一片 FPGA 中，增加速度性能和节省 PCB 空间。第二个也是最有说服力的理由，Singh 说使用 FPGA 只是因为 ASIC 的单位批量有时无法分担掩膜、设计与工具的成本，并且最重要的还有风险（图 2）。Singh 说：“FPGA 已得到发展，在很多情况下，它们可以满足你对性能和密度的要求。如果你正在设计一款中等规模的中等级别 ASIC，你就该问问自己：‘我要花费 2 百万到 3 百万美元去做一个 90 nm 或 65 nm 的 ASIC 吗？或者我用 90 nm 或 65 nm FPGA 技术能否得到相同的好处。’”

　　Singh 指出，对于采用新架构、不需要像以往那样使用大量块的设计，他的小组更倾向于 FPGA 而不是 ASIC。由于 FPGA 可以重新编程，小组就可以尝试新的架构，当要修改时只需简单地重编程 FPGA。

　　与 Singh 的小组类似，Rozario 的小组亦更爱用 FPGA而不是ASIC，

主要是出于成本因素。Rozario 说：“当你是一家新兴公司并且资金紧张时，首先要做的事就是寻找一种 FPGA，因为它的开发成本低得多，并且没有掩膜费用。”

　　Rozario 称，他的公司希望在下一代产品中，用单片 FPGA 硬件实现很多软件功能，以实现功能的集成和提速。他说：“我们开始时确实不清楚要将哪些功能移到芯片中，哪些功能需要加速。”他青睐 FPGA 的原因是小组在进程后期需要加快速度时，能够在 FPGA 上增加或减少功能。“FPGA 最棒的地方是你一直有改变的选择权。”

　　尽管选择转用 FPGA 相当简单，但 Rozario 和 Singh 也指出用 FPGA 作设计需要经过一些学习。两个工程师都认为，你在决定采用 FPGA 后，下一步就是选择一款正确的型号。

　　确定 FPGA 需求- p# U2 C+ i" F- s b @

　　设计者需要从多个供应商那里查看有哪些可用的 FPGA 系列产品，找到性能、功耗与密度的正确组合。但购买时要记住：当从 ASIC 转向 FPGA 时，设计者需要了解的第一件事是确定一个性能等级指标，你购买的器件密度应比自己需要的高 20%。

　　对于 Singh 迄今使用最多的 10 种 FPGA，他表示大多数选择的因素是要符合公司对批量与性能的要求。他解释说：“在所有这些情况下，我们都必须从频率、I/O 时间和使用率各个方面对设计作全面分析”。他的小组使用了一种经验法则，即如果你正在使用设计总资源的 60% 至 75%，则从一种编译到另一种编译之间的小变动就会给你一个满足性能需求并在实验室中完成的好机会。不过他也指出，如果你跨越了 85% 的使用界线，就可能无法获得需要的性能。

　　Singh 称他的小组设计出使用率高达 95% 的 FPGA，并达到了性能目标，但花费了大量工作。Singh 说：“你必须非常熟悉 FPGA 及其工作原理。在 ASIC 领域，你可以编写 TCL（工具指令语言）原程序，并查询数据库以获得你想要的东西，但在 FPGA 中，没有这么成熟的工具。它们通常是基于 GUI （图形用户界面）的。”

　　Rozario 说，当他第一次在市场上寻找 FPGA 时，打动他的是供应商已经为满足多数性能和密度要求而改进了器件。然而，FPGA 仍然没有达到与 ASIC 相同的顶级速度或密度水平。如采用基于 SRAM 的最高级 FPGA，当按比例缩减功能，达到完全优化时，最高速度为 550 MHz，而 ASIC 的最高速度可以达到该性能的两倍。据 Xilinx 说，Xilinx Virtex-5 是现有最大的商用 65 nm FPGA，它有 33 万个逻辑单元，或大约等效于 1200 万个 ASIC 门。

　　Rozario 最初担心 FPGA 的性能局限。但 FPGA 的速度与密度都令他吃惊。他警告说：“如果你过去习惯于设计 ASIC，那么在 FPGA 上肯定必须降低对性能的期望。”Rozario 指出，在第一次设计时，他的小组使用了 80% 的 Virtex-5 LX 220 资源，并达到了设计项目的性能目标。

　　FPGA 供应商今天通常会提供自己器件的专用型。一个额定的 FPGA 产品系列通常有一种传统的门海 FPGA，以及一些面向特定市场的变型。有些器件面向网络应用，包括有硬接线的 SERDES（串行器/解串器）核；其它器件面向通信应用，带有硬接线的 DSP 块。所有这些都含有相当大数量的内存。例如，Xilinx 为高性能逻辑提供 Virtex-5 LX，为带串行连接的高性能逻辑提供 Virtex-5 LXT，而为带串行连接的高性能 DSP 提供 Virtex-5 SXT，为带串行连接的嵌入式处理提供 Virtex-5 FXT。
Singh 和 Rozario 都说，为你的应用选择正确器件极其重要，因为带有不需要硬接线核的 FPGA 会消耗资源，可能在设计周期后期成为布局的路障，妨碍实现自己的性能目标。

　　两位设计者都没有做过功耗是主要考虑因素的应用，但 Singh 称做低功耗设计的小组必须考虑 FPGA 的功耗问题，虽然 FPGA 供应商已做出巨大努力来控制 90 nm 和 65 nm 节点下的总功耗与泄漏。

　　Singh 说，他的小组对功耗问题采取的唯一步骤是关断采用时钟门控技术的硬接线 5 Gbps SERDES。他说：“新型 FPGA 能非常好地处理低功耗问题，并且你可以用很多技术来降低功耗，但是我们还没有使用到它们。”当然，随着服务器应用越来越把功耗作为一种卖点，情况也会发生变化。

　　相同性能与节点工艺的 ASIC 功耗一般比 FPGA 小得多，不过 FPGA 供应商们正致力于取得这方面的进展。Xilinx 与 Altera 称已实现了稳定的泄漏功率，因此它们的 65

nm 器件的泄漏功率不超过 90 nm 器件的水平。

　　适合系统需求
/ {' X5 C( n. `& W* r2 L
　　除了确保 FPGA 能满足性能、密度和功耗目标以外，设计者还必须考虑 FPGA 对 IC 封装和 PCB 的影响。FPGA 芯片通常在 PCB 上占用面积较大，它们密集的 I/O 一般也需要设计者为 PCB 增加更多层数，以处理这些 I/O 的走线。它们还需要更先进的封装和 PCB 信号完整性分析及足够的空间，用于容纳为 FPGA 正确供电的额外电源电路。所有这些要求都会增加设计周期和终端产品的成本。

　　Rozario 指出，对于这个设计，该小组没有其它运行在 1V 的器件，因此，为适应 FPGA，必须要在 PCB 上多放一个电源块，为器件供电。他提到，这个步骤没有问题，因为 PCB 比其上的 FPGA 大一点。

　　除了选择一款满足系统性能、功耗和密度目标的器件，你还要查看 FPGA 供应商与独立 EDA 供应商提供哪种工具（图 3）。多年前，Altera 的 Quartus 开发套件出现了可用性问题，遭遇了一个相当大的挫折。该公司已纠正了这些问题，但用户必须留意工具的可用性与质量。

　　工具与设计差异

　　Singh 和 Rozario 都说，尽管 FPGA 供应商的工具非常便于按钮式使用，并且如果你购买足够多的硅片，通常还是免费的，但它们并不比 ASIC 工具更简便。即你不能像用 ASIC 工具那样使用它们，完成定制的任务。Singh 特别强调，FPGA 供应商提供了相当不错的编译器或综合技术，但 FPGA 供应商的综合工具在设计实现时无法达到商用 FPGA 综合工具的效率，如 Synplicity、Mentor Graphics 和 Magma Design Automation 公司的产品。有些 FPGA 供应商做商用 EDA 工具的 OEM，为客户提供这些工具的一种“简约”配置，如只面向该供应商的 FPGA，只需少许价格或完全免费。多数情况下，这些工具要好于 FPGA 供应商自己的工具，但缺乏 EDA 供应商全价商用版的特性。另外，对于 FPGA 领域中的大多数部件，用户只能使用 FPGA 供应商自己开发的物理设计工具，而没有其它选择。FPGA 供应商自己开发的物理设计工具能帮助用户发挥供应商的 FPGA 架构的优点。但 Singh 和 Rozario 也说，与 ASIC 综合一样，布局工具很少像相应的 ASIC 工具那么复杂。

　　Singh 和 Rozario 称，FPGA 的布局很难处理，因为很多 FPGA 有固定的宏，如 SERDES、RAM、PLL（锁相环）和 DSP 内核，有些还有固定的微处理器块。

　　例如，Altera 提供的 Stratix 和 Stratix GX 系列。Singh 称这两款 FPGA 相似，但 GX 包含硬接线的 SERDES 块。他解释说，当定位 RAM、PLL 和专用的 I/O 块时，你需要作自下而上的设计：获得出脚、封装和片芯上的宏，然后作规划和实现。I/O 技术的挑战、DDR 的 SSTL（短分支串行端结逻辑），以及 PCI 的 HSTL（高速收发器逻辑），所有这些都使 Singh 明白了事先努力的重要性，了解各款器件提供的功能以及设计时需做的工作。

　　Singh 还指出，虽然 ASIC 有多个时钟资源，但 FPGA 有更多的限制，通常有全局时钟。Singh 说：“如果你正在考虑将一个 ASIC 设计移植到 FPGA 上，但它包含多个时钟域（尤其是大的时钟域），那么你必须与 FPGA 供应商合作，以确定该器件是否能承担你的设计。”除了全局时钟以外，FPGA 也有局部时钟。但 Singh 警告说，这些时钟仅限于一定数的象限，因此要特别注意你的逻辑及其时钟。Singh 的设计采用了多个时钟域，通常有 15 至 20 个， FPGA 的实现需要大量工作。他解释说：“用 ASIC 时，你可以调整自己的 I/O。FPGA 的 I/O 很复杂，调整要占用相当多的开销，因为它很难协调转换速率、驱动强度以及阻抗。”据 Singh 说，如果你未能在设计开始时正确地调整好 I/O，则信号完整性和时钟都会成为大问题。
Rozario 的小组在布局时遇到了类似的问题。但由于他的设计里时钟域相对较少，时钟结构比较简单，足以满足他的设计。Rozario 说：“FPGA 结构中带有内置时钟，这样时钟均衡要比 ASIC 简单得多。你不必担心 H 树信号完整性，因为 FPGA 架构已注意了所有时钟问题，每个区域内你都有大量的时钟。”

　　Rozario 警告说，规划很差的布局会造成时序问题。“有些较大的 FPGA 有你不需要的功能，你得花精力处理它们。我们使用的器件有硬接线 DSP 功能。我们在设计

中并不使用 DSP，但可能在下个设计中用到它。”一旦他的小组建立了最佳布局，Xilinx ICE（在线仿真器）工具就完成了一件“相当不错的工作”，使设计适应于架构。开始时，他的小组会对每个 FPGA 子模块作平面规划，使之达到最高层级，然后为整个芯片重复这种方法。不过，ICE 应用工程师警告说该小组的做法违反了他们的建议，要求小组采用自动化工具。Rozario 表示怀疑，但发现两种方法的结果是相似的。

　　尽管 FPGA 工具较 ASIC 设计工具缺少定制能力，Singh 仍鼓励 ASIC 设计者转向 FPGA 设计，以利用 FPGA 供应商的免费工具、IP（知识产权）产品，以及客户支持。他举出了一系列好处，包括供应商良好的程序管理、架构、以及懂得 FPGA 的设计专家，还有现场支持。他发现这些工具对基础工作很有价值，如平面规划和信号完整性。

　　验证问题

　　当 FPGA 初次进入市场时，最大的卖点之一是设计者可对它们编程，然后直接在一个运行系统原型的板上作测试，从而跳过了基于仿真的逻辑验证。很多 FPGA 老手仍然使用这种方案。但 Singh 和 Rozario 认为，即使是现在的中规模FPGA 一般也太大太复杂，不能做简单编程、板上运行，以及系统测试与起动期间的调试。

　　很多有经验的 FPGA 设计者告诉 Rozario 说，他们设计芯片会跳过逻辑验证步骤，然后在实验室中测试芯片。Rozario 并不支持这种方法，原因是，尽管他的芯片外部有标准的总线接口，但内部很复杂，在看不到芯片内部的情况下作调试相当困难。他说：“有了波形就容易多了，所以我们坚持 ASIC 验证方法。我们仍会在实验室作调试，但我们尝试在进实验室以前解决掉大多数问题。”

　　同样，Singh 称由于自己的小组只使用最大的 FPGA，它对 FPGA 使用了与 ASIC 相同的验证方法，用一个测试平台对每个设计作彻底仿真、调试和时序分析，。

　　Singh 说：“我们要做功能仿真、门级仿真和动态仿真，将门与寄生参数送回到功能仿真。然后，我们会做一次多个角度和模式的全面静态时序分析。一旦我们获得了完美的结果，就将其装到电路板上，上电起动。”他承认，第一次使用这种方法时，一定会做一些重复工作，然后它就会成为一种标准的过程，后面的项目就比较容易了。这种方法一般都会给 Singh 带来满意的结果。FPGA 供应商为他们的软硬块、SERDES、PLL 和其它宏提供功能强大的仿真模型，有助于小组的验证工作。

　　软错误7 E3 s$ S$ N* p3 I/ t! Q

　　除了 ASIC 与 FPGA 设计之间的微妙差异以外，基于 SRAM 的 FPGA 亦给用户带来了一个新的挑战：软错误。软错误出现在一个随机大气中子与 IC 碰撞时，它会造成一个位的错误，或有些情况下产生一个虚假信号（参考文献 3）。标准单元器件一般不易受软错误影响，但 SRAM 结构、逻辑及其它类型存储器则相反。Xilinx、Altera 和 Lattice 这些公司的最高性能 FPGA 都建立在 SRAM 上。

　　Singh 表示，他的小组也开始频繁地遇到软错误。因此他警告说，当挑选器件时，你需要查看它的可靠性研究。并且，即使供应商声称该 FPGA 是可靠的，你也需要在自己设计中增加一些 ECC（纠错编码）。基于 SRAM 的器件需要一种 ECC 配置，以确保不会有虚假错误，即中子撞击所造成的交换位。

　　如果设计中有用于检查配置 RAM 完整性的控制电路，则每当你的 RAM 改变配置时，差不多都会遇到一个软错误。软错误在 ASIC 设计中不常见，但它们能够影响 FPGA 中所有基于 SRAM 的部分，包括基于 SRAM 的逻辑结构和片上 SRAM 块。Singh 说：“由于晶体管越来越小，电压不断下降，你无法阻止它，你总会被一粒中子击中。”

　　所幸，Actel 和 Lattice 等供应商已经解答了软错误问题，因为它们可提供基于快闪的非易失性 FPGA。这些器件的速度和密度都比不上 SRAM 器件，但它们能够抵制软错误。非易失性器件正在日益普及，因为它们为进入全球市场营销的企业提供了更佳的安全性。

　　面对不断上升的 ASIC 掩膜、开发与工具成本，FPGA 供应商向设计人员展示了一种切实可行的选择，可以快速使设计实用化。但是，在设计者跨出这一步之前，他们需要研究 FPGA，并权衡每家供应商的架构、设计工具以及技术支持。设计者还必须了解 FPGA 架构的局限性，并提高相应的设计技能。

oxygen · 发表于 2008-11-1 20:13

Xilinx联手成都高新区拉开万人IC专业人才培养计划字体: 小中大 |打印发布: 2008-10-30 18:48 作者: webmaster 来源: 本站原创查看: 104次

2008年10月29日，北京——全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ: XLNX)）与成都高新区日前在高新区软件园为“成都市高新区IC设计创新孵化基地赛灵思FPGA创新中心”进行了隆重的落成剪彩仪式，并于当天举行“IC开发设计与IC人才培养高峰研讨会。”

赛灵思公司亚太区市场及应用总监张宇清，大学计划经理谢凯年以及成都市高新区党工委委员、管理委员会副主任傅学坤，和成都市高新区软件产业推广办公室主任尹朝银等领导亲临会场，出席剪彩仪式暨研讨会，从而共同拉开了成都市高新区借助赛灵思FPGA创新中心实施万人专业人才培养的计划。根据计划，赛灵思FPGA创新中心将于2008至2010间实施万人专业人才培养计划，解决成都市乃至西部地区的IC企业人才匮乏瓶颈。

中共成都高新区党工委委员、管委会副主任傅学坤先生表示：“成都作为中国西部最重要的高新技术产业集聚和创新基地之一，未来急需大量的专业人才。赛灵思公司是全球可编程集成电路行业的第一大领导企业，我们非常高兴像他们这样具有丰富创新经验和行业领先产品的全球领导企业能够积极投入到中西部人才培养的计划中来。我相信，赛灵思在全球专业人才培养方面的宝贵经验必将进一步推动成都高新区集成电路产业的发展，为高新区巩固成都集成电路产业在中西部的领先和优势地位作出贡献。”

赛灵思公司亚太区市场及应用总监张宇清先生也表示：“赛灵思公司一直致力通过与中国政府和高校的合作，推动中国集成电路自主创新事业的发展，这是赛灵思公司对中国市场郑重而长期的承诺。成都高新区在中国中西部高新技术的发展上扮演着重要的角色，赛灵思非常荣幸能够和本地政府一起联手，共同推动中西部地区集成电路人才的培养事业。”

赛灵思FPGA创新中心旨在打造西南地区自主创新型人才、技术和投融资的平台，把成都高新区公共技术平台建设成都市乃至中国西部地区的IC产业高地。中心未来将以微电子领域的创新人才培养、创新企业孵化、创新业务引进和赛灵思公司投资基金支持为手段，面向企业提供国际顶级的IC设计开发环境和技术支持，面向人才提供先进而实用的IC设计开发课程和项目训练，形成厂商、企业、高校、政府间“产、学、研、才”的互动，建设西部地区优质的IC产业生态环境，推动成都市乃至西部地区IC设计产业的发展速度。

赛灵思将与Ultrawise公司合作，共同负责FPGA创新中心的具体实施。Ultrawise公司和赛灵思公司在国家级IC基地建立FPGA创新中心方面积累了许多成功的案例，他们将为成都高新区赛灵思FPGA创新中心的持续发展带来丰富的经验。

成都新区领导参观FPGA创新中心

（自右向左六位分别是：成都FPGA创新中心经理包雨、成都市高新区党工委委员、管理委员会副主任傅学坤、Xilinx大学计划经理谢凯年、成都市高新区软件产业推广办公室主任尹朝银、Xilinx亚太区市场及应用总监张宇清、Ultrawise公司首席运营官张钦礼）

关于赛灵思（Xilinx）公司赛灵思公司（Xilinx, Inc. (NASDAQ: XLNX)）是可编程逻辑解决方案的全球领导厂商。有关赛灵思公司的更多信息，请访问公司网站www.xilinx.com/cn。

gpsyu · 发表于 2008-11-8 13:17

在自己职业生涯的第一个10年，他在工程设计公司工作，第二个十年则进入了ASIC领域，而第三个10年开始又开始从事EDA软件行业，本年初，他加盟了赛灵思(Xilinx)并出任总裁兼CEO——他就是我们这期《精英访谈》的主角Moshe Gavrielov先生。
上任后，Gavrielov对赛灵思进行了大刀阔斧的组织架构改变，从以前产品为主的架构转变为以功能为主的架构，并许下豪言：力争将赛灵思的营收在其任期内增长到目前的5倍，达到100亿美元。本文我们请到了Gavrielov先生和我们分享他对FPGA发展趋势的看法和做法。

大多数分析师都预测2008年半导体行业不容乐观。赛灵思的业务是否受到了影响？能谈谈赛灵思的重组策略吗？
目前的经济势态给可编程逻辑带来不少商机。实事上，在每一种经济情势下，甚至在经济下滑之际，各公司也得继续进行设计。即使是在经济上扬时，因ASIC和ASSP的设计成本高昂，采用它们的应用也越来越少。而且，在一大批应用领域，新的设计活动日益增多。例如，全球大部分国家刚刚开始部署下一代无线基础设施3GPP LTE，中国本土在积极部署TD-SCDMA。此外，许多汽车生产商和顶级供应商都在扩大对FPGA的采用。医疗和航空领域也开始利用可编程逻辑来完成一些设计。对可编程逻辑而言，这是一个前景光明的新世界。我们公司的重组将把一个业务部门结构转变为多个中央型功能架构，这让我们能够更好地集中资源为客户提供全面完善的解决方案，并提高运行效率。这些变革是公司转型为以解决方案为导向的企业策略，旨在提高产品增长率，使其超过整体PLD市场的增长速度。
鉴于您在VPA软件和EDA领域丰富的经验，您认为FPGA设计软件在过去和未来对系统设计有什么影响？FPGA设计软件方面的技术变化和发展趋势是什么？
由于ASIC 和 ASSP的生产成本日益提高，经济可行性逐渐降低，越来越多的系统和芯片设计人员(硬件工程师)开始采用FPGA来取代设计ASIC 和 ASSP。同时，嵌入式编程人员和DSP算法开发人员(主要是软件设计人员)也逐渐采用FPGA来进行设计。因此，今天，乃至未来数年，我们迅速增大的用户群中可能会包含拥有各种不同类型技能的用户。为了支持和赢得这一不断增长的用户群，我们必需确保自己能够为每一类用户提供合适的工具、IP和设计支持以及硅芯片，更好地帮助他们完成自己的设计。这意味着我们必需针对每一个团队的设计要求，根据他们的技能组合来提供适合的FPGA平台。
请谈谈您对40nm FPGA竞争的看法?
我们目前在高端FPGA平台市场成绩不错，65nm Virtex-5平台在市场上占主导优势，市场份额达98%。我们计划在本财政年年底发表下一代平台，期望进一步巩固这种主导地位。首先，我想指出的是，率先发布一款新产品和率先供应一款产品之间是存在巨大差异的，尤其是对高可靠性的产品来说。随着FPGA领域的发展，这场游戏的关键不仅仅在于率先提供一款可靠的器件，而是提供一个可靠的平台——包括IP、设计软件与服务以及硅芯片，这样才能帮助客户更迅捷地把产品推向市场。赛灵思将一如既往地坚持自己的针对大批量和高性能产品线的领域优化平台策略，提供更低的功耗、更高性能，当然还有更高密度的产品。在下一代产品中，我们会详细说明收发器和微处理器在FPGA中所发挥的作用。
如果在FPGA中集成更多的功能，比如DSP、存储器、PCI、收发器等等，你认为会使FPGA更局限于小市场应用且无法实现更大规模的出货量吗？
我们的FPGA中集成的功能是众多市场和应用中都通用的。譬如，PCI Express是一种被广泛使用的接口，而电子行业普遍正在向高速接口收发器技术转变。我们提供这些功能，有助于设计人员专注于开发自己的富竞争性的IP，不必花费时间去创建通用功能。因此，这些功能不会让FPGA局限在小生境中，而是使其更易于集成在众多不同类型的系统中。
FPGA目前在通信、汽车、工业、科研与医疗设备，以及消费电子等众多行业中发挥着重要的作用。在您看来，中国和全球范围内最具潜力的领域是什么？
2008年，赛灵思已开始着手实施更积极的策略来拓展亚太区市场。如果经济条件持续利好，我们预计2008年又是一个增长年，尤其是在TD-SCDMA、消费、监控、医疗和通信应用方面。随着价格的下降，加上政府强制推广数字节目，平板电视市场成为电子行业增长最迅速的一个领域。在实现这些最新电视背后的许多核心技术时，FPGA扮演着关键的角色。事实上，我们的Spartan器件已运用在一大批最先进的平板电视中。由于平板电视生产商不断扩展产能以满足消费需求，对赛灵思而言这也是一个高增长的市场。据iSuppli统计，2009年全球LCD和PDP的出货量预计将达近8,000万。有鉴于恐怖分子等不法行动带来的威胁，对高性能监视视频产品的需求持续攀高。现在的监视视频系统必须能够记录并实时分析数据。这就需要更高质量的视频和DSP处理能力——这是我们器件最擅长的领域之一，也是我们坚持致力于提高FPGA的DSP性能的主要原因之一。至于汽车领域，辅助驾驶应用方面获得了巨大的增长。以往只有高端豪华汽车才配备的电子辅助驾驶系统，现在已开始走入普通家用车辆。市场分析人员预计，在2007-2012年间，辅助驾驶系统的需求量将增长5倍。随着市场上便携式电子产品的不断涌现，移动设备也为PLD带来了庞大的商机。今天的设计人员已逐渐超越ASIC和ASSP的固定架构，着眼于探求可编程逻辑与生俱来的设计灵活性和上市时间方面的优势。现在的消费者看重的是易于使用，而不是严苛的更高性能——iPhone就是一个绝佳的例子。PLD可让设计人员在使用便捷方面凸显自己的差异性，同时加快上市速度。此外，我们认为，随着无线业务提供商对基础设施的不断升级和三重播放的逐渐部署，通信领域的增长速度将加快。下一代基站的部署必须战胜不断降低成本(体现为每信道成本)、同时增加更多的功能来支持新服务、协议和瞬息万变的用户使用模式。可编程逻辑是无线基站的理想解决方案，不仅能够提供灵活的设计平台，还允许服务提供商在未来进行远程升级。从长远来看，它可以节省近百万美元的成本。
通常情况下，半导体业界经常会基于技术原因而发生一些收购活动。您的收购策略是什么？
我相信我们自身就有能力通过系统性开发来推动公司的增长，而无需收购其它公司。我希望每个人都知道，我们凭借自身之力能够完成可编程领域的大部分工作。我们也许缺少这些直接的资源，研发这些技术可能需要一定的时间，而由于种种原因我们可能需要加快获得这些技术。也就是说，如果我们碰到某项非常棒的技术、某个出色的公司，收购也不是不可能的。不过，我确信我们已经拥有凭籍自己内部力量来推动增长的能力。
作者：赵娟

[ 本帖最后由 gpsyu 于 2008-11-8 13:21 编辑 ]

51video · 发表于 2009-3-29 17:10

很详细，顶一下，谢谢楼主

51video · 发表于 2009-4-13 20:46

Virtex-6 FPGA系列能够提供更强大的计算能力和更快速的连网能力
功率降低50%，成本减少20%
2009年2月6日，北京 ——  全球可编程逻辑解决方案领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ: XLNX)）今天宣布推出新一代旗舰产品--Virtex® 高性能现场可编程门阵列（FPGA）系列产品，支持高性能、计算密集电子系统开发人员在面对更短设计周期和更低开发成本压力的情况下设计出“更绿色”的产品。新的Virtex-6 FPGA系列比前一代产品功耗降低多达50%，成本降低多达20%。该系列产品进行了最合适的组合优化，包括灵活性、硬内核IP、收发器功能以及开发工具支持，从而可以帮助客户满足市场需求，在追求更高带宽的同时, 适应不断演化的标准以及苛刻的性能要求。有了新一代Virtex 系列 FPGA，更多的系统设计人员就可在无线/有线通信、广播、航空航天以及国防等应用中充分利用可编程逻辑器件的优点。

　　“竞争压力迫使基础设施设备生产商致力于降低系统成本和运营费用，同时广大的下一代应用电子设备需要的带宽也越来越高。”市场研究公司Semico Research市场分析师Rich Wawrzyniak说，“对于开发人员来说，这是一个困难的挑战。在系统设计中采用可编程逻辑可以克服这一挑战。因为可编程逻辑不仅可以满足海量计算需求，同时通过集成还简化了系统并降低了系统成本。”

　　于此同时，赛灵思还推出了其新一代高性能 Spartan®-6  系列器件 (请参考另一篇新闻稿“赛灵思推出Spartan-6 FPGA系列，为成本敏感型电子系统提供低功耗和高速连接优势”)。赛灵思公司的Virtex-6 和 Spartan-6 FPGA系列是赛灵思及其第三方合作伙伴网络所倡导的“目标设计平台”的可编程硬件基础。这一平台提供的开发方法和IP可帮助电子系统生产商利用集成硬件和软件可编程能力来迎接当前经济形势下所面临的财务、市场和技术挑战。每个新的系列都包括针对数字信号处理（DSP）、高速连接功能以及嵌入式系统应用的开发工具和赛灵思技术服务（Xilinx Engineering Services）支持。

　　基于采用第三代Xilinx ASMBL™ 架构的40nm制造工艺，Virtex-6 FPGA系列还拥有新一代开发工具和早已针对Virtex-5 FPGA而开发的广泛IP库支持。这些都为多产的开发和设计移植提供了强大的支持。与竞争厂商提供的40nm FPGA产品相比，新的Virtex-6 FPGA系列器件性能提高15%，功耗降低15%。新器件在1.0v 内核电压上操作，同时还有可选的0.9v低功耗版本。这些使得系统设计师可在设计中采用Virtex-6 FPGA，从而支持建设“绿色”中心办公室和数据中心。对于电信行业这一点特别重要，因为该行业正在扩展对因特网视频和富媒体内容的支持。

Virtex-6 FPGA面向应用领域优化

　　Virtex-6 FPGA系列包括三个面向应用领域而优化的FPGA平台，分别提供了不同的特性和功能组合来更好地满足不同客户应用的需求：

Virtex-6 LXT FPGA – 优化目标应用需要高性能逻辑、DSP以及基于低功耗GTX 6.5Gbps串行收发器的串行连接能力

Virtex-6 SXT FPGA – 优化目标应用需要超高性能DSP以及基于低功耗GTX 6.5Gbps串行收发器的串行连接能力

Virtex-6 HXT FPGA – 作为优化的通信应用需要最高的串行连接能力，多达64个GTH串行收发器可提供高达11.2Gbps带宽

　　Virtex-6 FPGA把先进的硬件芯片技术、创新的电路设计技术以及架构上的增强完美结合在一起，与前一代Virtex器件以及竞争FPGA产品相比，功耗大大降低，性能更高并且成本更低。下面列举了Virtex-6 器件最适用的几个高性能应用：

无线基础设施 -  Virtex-6 FPGA更高的器件密度和性能，结合赛灵思公司及其第三方网络开发的优化IP，能够支持更为先进的算法，如能够将功率放大器效率提高到40%的波峰因素降低（CFR）和数字预失真（DPD）。这大大降低了运营费用，对于运营1万个基站的典型网络运营商来说可节省费用达1800万美元。效率的提高相当于减少31000吨的碳排放，对于开发未来更为“绿色”的基站非常关键。 Virtex-6 FPGA拥有出色的功能组合以及业界领先的速度和功率特性，因此成为开发下一代3GPP-LTE 和 LTE先进基站的理想平台。

有线网络 -  随着数字内容的需求不断增长，现有网络带宽已难于应付，因此迫切需要加快开发下一代应用，如40Gbps/100+Gbps线路卡、路由器、交换机以及数据中心所需要的高密度数据端口。 Virtex-6 FPGA系列为更宽的内部数据通路提供了比例优化的逻辑资源和更高的性能，而多速率收发器能够以更低的延迟提供更高的总吞吐能力。采用Virtex-6 FPGA系列器件，客户可以实现核心网络中的OTU（光学传输单元）成帧器以及增强的前向错误校正（EFEC）解决方案。优化的逻辑和收发器资源比例使得开发人员能够利用Virtex-6 FPGA实现100G Ethernet (GE)，OTU-4成帧器以及关键的EFEC。开发人员可以利用Virtex-6 FPGA来替代成本高昂的高风险ASIC，并提高专有特色算法的灵活性，从而不必使用转发器即可延长光学传输的距离。 Virtex-6 FPGA可使系统功耗降低40%以上，因此基于Virtex-6 FPGA的解决方案能够在现有基础设施和功率预算内部署，从而可极大降低运营费用。

广播设备 -  Virtex-6 FPGA提供了完全可编程的高成本效益解决方案，能够满足现在和未来的广播要求，同时通过提高视频质量来实现服务差异。高速串行收发器支持所有广播应用中的SD/HD/3G-SDI和嵌入式音频。完全集成的10Gbps 以太网支持使得广播和电信网络间的桥接更为容易，因此能够快速访问和抽取存储的视频内容。更高的存储器和DSP 比例能够支持HD、2K和4K分辨率的实时未压缩视频处理。优化的逻辑比例和功率管理支持高级H.264 和 JPEG2000编码，同时还可以满足在特定性能目标下降低功率和散热的要求。

航空航天和国防应用 -  航空航天和国防应用设计人员越来越多地依靠FPGA来获得高计算性能和可重配置计算能力，应用范围从基础设施通信直到电子战争和图像处理。结合超过2000的高级DSP逻辑片以及优化的逻辑、块RAM和分布式RAM比率，Virtex-6 SXT FPGA可提供业界最高的DSP带宽（超过1 TMACS）。超过450Gbps 的串行带宽可快速高效地完成器件内外的数据移动，进一步加强了这一计算带宽。所有这些计算能力都是完全可扩展和优化的，与前一代的技术相比能够将系统功耗降低超过50%。

产品供应情况

　　器件详细信息和软件支持现在可以通过 Virtex-6早期参与计划（early access program）获得。 Virtex-6器件初始样品将于2009年第2季度提供。赛灵思目标设计平台提供全面的软件支持、测试IP和参考设计，以及开发板和开发套件，预计将于2009年下半年提供。赛灵思技术服务（Engineering Services）支持现在就可提供，相关的工程资源旨在帮助提高客户设计团队的水平，并可针对特定设计提供专业的咨询和FPGA优化服务。

帐号		自动登录	找回密码
密码			注册

[业界新闻]可编程行业的相关新闻,欢迎大家阅读,更新有奖!!

EDA365欢迎您登录！

FPGA是ASIC设计者的一道普通难题？

评分

赛灵思掌门人畅谈对FPGA发展的看法与做法

评分

浏览过的版块

推荐内容 /1