找回密码
 注册
关于网站域名变更的通知
楼主: myeda_365
打印 上一主题 下一主题

高速信号SATA、PCIE、USB3.0等差分线串接0.1uf电容问题

[复制链接]
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    16#
    发表于 2015-3-7 08:56 | 只看该作者
    如果是PCIe到连接器的,AC电容放连接器端。

    点评

    版主说的没错,一般来说,AC电容需要离连接器的距离不要超过500MIL。  详情 回复 发表于 2015-3-9 08:59

    该用户从未签到

    17#
    发表于 2015-3-7 22:54 来自手机 | 只看该作者
    myeda_365 发表于 2015-3-6 17:26
    ! H: R3 {- i0 ?不是AC电容不是已经隔直了吗?提供正确的直流偏置是什么意思

    0 T* `3 P  s) h$ YSink端的直流偏置电压和source端的直流偏置电压不一样,故要采用ac电容耦合信号。
    5 ^1 }( w- K4 }0 z, O3 ]2 ^4 P

    该用户从未签到

    18#
    发表于 2015-3-9 08:59 | 只看该作者
    dzkcool 发表于 2015-3-7 08:569 q( t9 j7 R% i7 _; Q7 B6 T
    如果是PCIe到连接器的,AC电容放连接器端。

    5 C  ?- r6 o0 g版主说的没错,一般来说,AC电容需要离连接器的距离不要超过500MIL。

    该用户从未签到

    19#
    发表于 2015-3-10 13:17 | 只看该作者
    ac电容,除了位置如上所述,还一定记得参看芯片手册中的电容规格要求,实际上,我们用在sata上的电容,耐压50v的,时间久了后,性能会有所下降,严重时,甚至无法识别硬盘,最好还是用芯片手册中规定的10v的---切记。

    点评

    同问啊,50V更差?  发表于 2015-3-14 09:03
    对你所说的很感兴趣,为什么用50V的反而会更差呢?请不吝赐教。  详情 回复 发表于 2015-3-10 15:16

    该用户从未签到

    20#
    发表于 2015-3-10 15:16 | 只看该作者
    bluemare 发表于 2015-3-10 13:17/ j5 k; M$ K$ v% @8 a4 M
    ac电容,除了位置如上所述,还一定记得参看芯片手册中的电容规格要求,实际上,我们用在sata上的电容,耐压 ...

    . t. {+ \  z* d1 P4 k) V对你所说的很感兴趣,为什么用50V的反而会更差呢?请不吝赐教。

    该用户从未签到

    21#
    发表于 2015-3-10 16:05 | 只看该作者
    这个电容应该放在靠近进口附近吧,电脑上的HDMI有类似的设计

    该用户从未签到

    22#
    发表于 2015-4-27 20:36 | 只看该作者
    学习啦,都是高手啊!

    该用户从未签到

    23#
    发表于 2015-4-28 09:22 | 只看该作者
    1.高速线上的0.1uf的电容是交流耦合电容,只要是交流耦合必须要的,否则就是直流耦合了。
    & _2 s. G+ D: e3 o0 H7 U2.关于0.1uf电容的选择。不是仅仅选择0.1uf这个值而已,电容选择的大小要看高速信号的频率(ex1G  10G 25G),也要看是否其需要传输低频信号(长0  长1的那种)。  根据具体情况会有不同。  但是为i什么我们一般都是选择0.1uf的电容呢? 因为这个值基本可以满足大多数到10G的应用。     0 M* a0 k+ W) Y! I- M; ]7 c
    3.不是选择了此0.1UF的电容就完事了。电容的封装设计也非常重要。 电容的封装一般选择越小越好,常用0201的。目的是减小电容处瞬态阻抗偏低。 故会在电容处的焊盘特殊处理。 电容的ESR ESL(特别重要)尽量小。

    点评

    支持!: 5.0
    很好,谢谢  详情 回复 发表于 2020-2-19 11:53
    受教了  详情 回复 发表于 2019-1-11 10:53
    支持!: 5
    这个答案说的非常详细了  发表于 2015-6-25 22:57
    又学习了!!!!!  详情 回复 发表于 2015-6-18 11:34
    若华110[/backcolor]兄弟的回答比较全面,赞一个,我补充一下: 1、电容看成一个阻抗不连续点(所以要求尽量跟传输线匹配),如果靠近接收端放,相同的反射系数下,信号经过通道衰减之后再反射会比一开始就反射的  详情 回复 发表于 2015-4-29 07:14
    支持!: 5
    很全面啊。高手,赞  发表于 2015-4-28 21:07

    该用户从未签到

    24#
    发表于 2015-4-28 11:06 | 只看该作者
    学习啦阿拉阿拉阿拉阿拉:lol:lol

    该用户从未签到

    25#
    发表于 2015-4-29 07:14 | 只看该作者
    若华110 发表于 2015-4-28 09:22
    ; L2 j1 }# g" l/ r; ?7 `8 E3 T1.高速线上的0.1uf的电容是交流耦合电容,只要是交流耦合必须要的,否则就是直流耦合了。3 \: g" b7 D7 h4 m* d
    2.关于0.1uf电容 ...

    & Q5 ~! D0 n. b9 [$ z8 f. n- f% G. u# n若华110兄弟的回答比较全面,赞一个,我补充一下:
    $ ?. g2 V# `7 K" U0 E
    ( u- ~, |5 S9 s! P3 F4 k
    1、电容看成一个阻抗不连续点(所以要求尽量跟传输线匹配),如果靠近接收端放,相同的反射系数下,信号经过通道衰减之后再反射会比一开始就反射的能量小。所以大多数的串行链路都要求靠接收端放,使用ADS仿真也可以发现放在接收端眼图质量要好。另外,在信号传输过程中,也可能串扰进去一些直流分量,导致接收出问题,所以对于高速差分信号(要求交流)一般加入耦合电容。耦合电容容值标准上有要求,太大太小都不好。  |2 b& v9 P, K0 T5 ?6 |9 L

    / x8 L' a9 V, `( f
    3 `: q- ]5 G. d5 _+ N
    2、在SATA信号传输的过程中会有衰减,传的距离越长衰减会越厉害,所以会给他一个载波(也就是直流分量),在进入IC或都SATAdevice后再用串电容的方法把直流分量滤掉,这样做会有比较好的信号质量。也就是隔直作用。
    6 C! ]0 S9 E$ y
    4 q  q. a) {. j6 I3 l

    6 q3 r7 x+ s7 T+ T( d1 s6 n7 @3、PCIE放在发送端是协议规定的, 记得放在近端TX是给detector 做充电检测device用的。
      F0 Q% u* I* i, W4 J
    * t* A& _. `* l& S5 [  G9 q' A, t& Q; @3 h
    2 f: K3 _% _. H+ K) i0 k
    : S* [4 Q6 e( j* j# _
    ( _9 y- d5 _# {9 d( y

    点评

    但是我看原厂都是要求电容靠近连接器端或金手指端放置  详情 回复 发表于 2020-5-19 09:48

    该用户从未签到

    26#
    发表于 2015-4-29 07:17 | 只看该作者
    若华110兄弟的回答比较全面,赞一个,我补充一下:  1、电容看成一个阻抗不连续点(所以要求尽量跟传输线匹配),如果靠近接收端放,相同的反射系数下,信号经过通道衰减之后再反射会比一开始就反射的能量小。所以大多数的串行链路都要求靠接收端放,使用ADS仿真也可以发现放在接收端眼图质量要好。另外,在信号传输过程中,也可能串扰进去一些直流分量,导致接收出问题,所以对于高速差分信号(要求交流)一般加入耦合电容。耦合电容容值标准上有要求,太大太小都不好。   2、在SATA信号传输的过程中会有衰减,传的距离越长衰减会越厉害,所以会给他一个载波(也就是直流分量),在进入IC或都SATAdevice后再用串电容的方法把直流分量滤掉,这样做会有比较好的信号质量。也就是隔直作用,所以放在接收端。   3、PCIE放在发送端是协议规定的, 记得放在近端TX是给detector 做充电检测device用的。

    点评

    补充的很好啊,对电容放置位置的原因阐述的很详细,就是最后一点,PCIE的不是很明白。能否再说明下啊,谢谢!! 总得来说,加电容是交流耦合作用,防止收发系统电平不同造成通信问题;容值大小频率有关;封装尽量小  详情 回复 发表于 2015-4-29 09:19

    该用户从未签到

    27#
     楼主| 发表于 2015-4-29 09:19 | 只看该作者
    jianguozoe 发表于 2015-4-29 07:179 W" j7 h/ [4 E: I0 Z  q& ]
    若华110兄弟的回答比较全面,赞一个,我补充一下:  1、电容看成一个阻抗不连续点(所以要求尽量跟传输线匹 ...

    ) V) h$ ?% }6 q' |% }# ?补充的很好啊,对电容放置位置的原因阐述的很详细,就是最后一点,PCIE的不是很明白。能否再说明下啊,谢谢!!# c; O% D% [6 _, f- N9 J
    总得来说,加电容是交流耦合作用,防止收发系统电平不同造成通信问题;容值大小频率有关;封装尽量小,是阻抗尽量连续;放置在接收端(PCIE协议要求)反射能量较小。感谢各位大神赐教啊,一人说一点就完整了
    / a9 W& S7 x( F% w8 e# i

    该用户从未签到

    28#
    发表于 2015-5-2 14:53 | 只看该作者
    学习了,MARK下 ,以后查询!!!
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-27 08:39 , Processed in 0.109375 second(s), 19 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表