请教各位大侠，cadence HDL如何生成网表？

ayalcy

cadence HDL如何生成网表？ % N* Y  z5 t8 O" ~% v( i7 W$ L怎样更新到PCB啊 ) H& @3 }$ U7 o9 j* G/ V& Q

. J& A' ]+ n1 o) r0 x7 E0 e
1 O0 P# n% F9 P( k/ P- j6 `  Z9 U8 ^

ACE_ASL

在原理图中，file选项中export physical

fishplj2000

楼上正确

ayalcy

fishplj2000 发表于 2015-2-25 10:49
+ R, h" u% Q8 J& C1 k9 R楼上正确

那怎么调入啊，我们调网表一般就是第一方 第三方（TEL/TXT格式）啊

非常感谢！

风刃

直接调用第一方网表，就是那个file-import-logic，选择那个packaged文件夹

ayalcy

风刃 发表于 2015-2-25 13:24
直接调用第一方网表，就是那个file-import-logic，选择那个packaged文件夹

# G6 b( j! V* V7 S谢谢！