IBIS模型时序仿真，为什么会奇葩到-700V。完全不收敛了。

eeicciee · 发表于 2014-10-17 08:14

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

如图所示，还请指教一下

cousins · 发表于 2014-10-17 10:50

有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题
不知道systemSI是不是也有这样的问题.
用同样的模型在hyperlynx上跑下看，记得ignore initial 4bit.

eeicciee · 发表于 2014-10-17 10:54

eeicciee · 发表于 2014-10-17 10:55

cousins 发表于 2014-10-17 10:50
# w8 H: z) P* S% E4 K+ Z; B有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题
( L, {: K- ^) a' q% Z: U不知道syste ...

systemSI,这个建议不错，过几天试试。正在用Ansoft试

eeicciee · 发表于 2014-10-20 09:52

cousins 发表于 2014-10-17 10:50
/ L4 M4 p1 h* i8 d6 |0 Z8 F有意思,话说allegro SI以前的bus analysis无法ignore掉IBIS的intial delay from rising的问题' ~/ J- c+ F; w
不知道syste ...

版主早，用Designer可以作长时间的时序仿真，也可以出眼图，但是眼图交叉的地方不太对，不在电平中间。请问怎么回事呢？怎么调整？谢谢

cousins · 发表于 2014-10-20 10:57

eeicciee 发表于 2014-10-20 09:52& K r/ x4 ]3 h" z- D6 b7 q% p1 F
版主早，用Designer可以作长时间的时序仿真，也可以出眼图，但是眼图交叉的地方不太对，不在电平中间。请 ...

三个办法：1.减少step time

2.改ramp_rwf/fwf
3.改initial delay from rising/falling waveform rm_dly_rwf rm_dly_fwf

eeicciee · 发表于 2014-10-20 11:15

cousins 发表于 2014-10-20 10:57
3 _+ n5 p# Z Q三个办法：1.减少step time+ {- [& G) \$ r- M7 c7 C! J

$ L5 _% n7 q+ |# O# |* D2.改ramp_rwf/fwf

后面两点是要改IBIS模型啊，这样合适么？

cousins · 发表于 2014-10-20 12:41

remove掉ibis中过长的初始延时是可以的。

Head4psi · 发表于 2014-10-20 12:47

Check the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5V.

eeicciee · 发表于 2014-10-20 13:31

Head4psi 发表于 2014-10-20 12:47( p5 j- P, y$ j5 M6 u; e1 W
Check the high level of your pulse ( or PRBS) source, it should be 1.0V for IBIS model input not 3.5 ...

I've tried that way,but no use...

coppi27 · 发表于 2014-10-28 15:40

這個問題是S參數無法收斂, 可用Broadband SPICE把S參數轉換成RLC模型(xxx_BBSckt.txt),再跑暫態分析(應用範圍=PRBS & pulse pattern),也可參考"網際星空"的說明.

帐号		自动登录	找回密码
密码			注册

[Cadence Sigrity] IBIS模型时序仿真，为什么会奇葩到-700V。完全不收敛了。

EDA365欢迎您登录！

推荐内容 /1