PDN设计中目标阻抗及频率的定义

zjr_1102

我目前设计芯片时，碰到了目标阻抗的定义问题，再次请教大家：
1、一般都以最大电流的1/2最为目标阻抗，但事实上存在设计过度，如何才能使目标阻抗与芯片实际的工作范围一致，各位是否有好的办法？
1 c! s7 N) A& v/ R2 e4 U; N2、目标阻抗的截止频率到底应该看到多少？1GHz?
3、从高通相关的资料看，一般目标阻抗分3档，不清楚频率及目标阻抗时如何定义的？

& w1 u' u1 f# g7 t& k% q! a5 S" i$ \

Coziness_yang

LZ,
/ N" W4 s% u8 U$ Y9 t. K9 v1. 因为考虑峰值电流的问题，所以目标阻抗设计为最大电流的1/2，对于电流的设计，一般采用较为保守的方式。
1 q2 |0 V& g2 b" i2.目标阻抗的频率范围，主要看你的电源供给谁，该被供给的模块工作频率。
- Z& i$ w3 C6 [, ]: u) O% _

zjr_1102

1、随着芯片主频增加，电流越来越大，如果还是1/2设计，阻抗会变的困难；
是否有办法可以测量芯片的工作电流，定义一个更合理的阻抗; 我们测试芯片阻抗曲线发现与1/2电流要求阻抗差挺多的，但芯片在各种情况下还是稳定工作的；
2、例如我供给cpu(频率是1.8GHz)，频率就看到1.8GHz。 有细化吗？
) H7 K; B: u7 Y9 z& p例如高通：
dc to 10hz 11mohm, 10hz to 10mhz 104mohm ,10mhz to 500mhz 250mohm
4 c, S7 n; {4 h- c

guo136

楼主这个有解了吗？

ERIC-CHANG