看看触发器(寄存器)与锁存器存在哪些相同点和不同点

haidaowang

触发器(FF)当收到输入时钟脉冲时，便会根据规则改变状态，然后保持这种状态直到收到下一个触发脉冲信号到来。
4 v2 X. o- f+ H  Y. |3 O
7 j( B$ Z! K7 d9 p5 x+ s+ p- j
6 A+ I+ b! M) z/ q4 z寄存器(register)的存储电路通常是由触发器构成的，因为一个触发器能存储一位二进制数，所以N个触发器就可以构成N位寄存器，可以将寄存器理解成多个触发器构成的暂存单元。
# d7 A( ^8 M3 g# e# N9 ?# v9 O: ]

1 I5 K: q; C% h  Y) [7 ?# S锁存器(latch)在电平信号的作用下改变状态，是一种电平触发的存储单元。锁存器的数据存储动作取决于输入使能信号的电平值，仅当锁存器处于使能状态时，输出数据才会随着数据输入发生变化，否则处于锁存状态。
  W/ ]4 _/ {( @2 ]
! X( k' I" }; Y9 O' I# x! W
触发器(寄存器)和锁存器的区别：触发器(寄存器)是由同步时钟信号控制的，是需要时钟信号的；而锁存器是由电平使能信号控制的，不需要时钟信号。在FPGA的可用资源中，触发器资源非常常见，但是锁存器则很少，需要由一个逻辑门和触发器来构成，浪费较多资源。
1 n5 @6 a. @! P0 Z$ B0 S" `4 d& Q
触发器(寄存器)和锁存器的应用场合也有所不同：若数据信号有效滞后于控制信号有效，则选择锁存器；若数据信号提前于控制信号到达并且要求同步操作，则采用触发器(寄存器)。尽管如此，在FPGA的电路设计中，应尽可能避免使用锁存器。
  T0 i' `1 B0 O" g; P/ S
# F& E2 i1 c- V) U& q$ r! ]
) v3 O. ]& @0 A$ {9 k; ^8 gVerilog编程时如何避免锁存器：第一，if语句中，没有写else,默认保持原值，产生了锁存器；第二，case语句中，没有完整的default项，也容易产生锁存器。因此保持条件语句的完整性至关重要。
; L0 v+ i# z! R  F$ @9 X- w
1 H$ r$ _# Q& A% B" j- C: p& S
2 G1 N' Q% o, }
" B- ~6 p, B6 W  p+ a* e  |
# x8 u& K/ N% b" S

CCxiaom

谢谢分享