关于LPDDR跨分割

yuxiaoxiaohaha

一片328PIN BGA  一片90PINLPDDR  16位地址线 32位数据线 还有一些控制线  四层板  
- D" `& J" ^0 I9 n高位数据  低位数据走底层
$ X' |8 z- ]( z- B% Y) m# w4 L地址控制时钟走顶层
芯片放在底层 之前为了保护时钟和地址线  我选择了T/G/P/B的层叠  因为LPDDR内部有2个电源  总是要跨分割  不知道如何取舍？
* c& w  a; G: ~1 v+ v' e* s0 A之前有老师建议  地层靠近底层 然后顶层时钟线包地，这样地址就会垮分割。
# i, M/ m5 y; Z* S: Z; p7 d0 H! P该如何做到两全其美，LPDDR时钟是133M,请各位大神，不吝赐教。
' L  ?" M; n3 ]9 E

6 M# F) E3 R$ h

yangjinxing521

看看LAYOUT GUIDE。。。。好象相对DDR系列走线要求低些。你看手机啥都不管。只要线最小就行了

qqbacon

速率这么低，没什么担心的，

381962743

yangjinxing521 发表于 2016-9-27 09:24
+ d( X0 c9 q  [" y& N3 z看看LAYOUT GUIDE。。。。好象相对DDR系列走线要求低些。你看手机啥都不管。只要线最小就行了

% S/ Q# x) L0 a0 u( n0 F手机DDR不跨Power吧,最多一面参考地，一面参考电源。
& ]2 m+ `, v1 ^

zjfc78154

为什么颗粒要放那么远，有长度要求吗？

yuxiaoxiaohaha

qqbacon 发表于 2016-9-28 16:11
9 Y( c' t2 G; b  E速率这么低，没什么担心的，

+ ?# f! f+ L/ {" z# O6 S, m板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响

yuxiaoxiaohaha

qqbacon 发表于 2016-9-28 16:11
  a( m; X- |* L1 Q- `9 _速率这么低，没什么担心的，

板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响

AD9_PCB

试试，做完就知道了，另外这个133M，我认为是核心频率吧，数据频率会？

qqbacon

yuxiaoxiaohaha 发表于 2016-9-29 11:04
& J4 z0 l' n5 f8 Y# L8 c) N板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响

* ~% R1 u. ^* h! F9 \  n4 ^$ s如果是铁壳就没什么担心的，即使是 塑料壳，你又是4层板，有一个完整的地平面，应该不用担心的。

阿斯顿13301、

zjfc78154 发表于 2016-9-29 08:43
; c: b  g7 m6 k( S/ k4 F. L为什么颗粒要放那么远，有长度要求吗？

5 @9 W4 G: f6 C* x他这个不算远吧？估计也是3CM以内
2 y3 t" l* P: L) b; }

yuxiaoxiaohaha

各位亲，EMC现在已经通过，GND和POWER叠层换了下