TA的每日心情 | 开心 2022-11-17 15:49 |
---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
绕等长注意事项0 Y8 y7 U# `# }
1. Z轴,pindely是否需要打开* H# h- V- ?% U* `3 G! o
2. 基准是否设置,基准线是否正确,层叠数据是否准确。0 c/ u& I1 ?' z: {$ x% ^% ]
3. 误差范围是否设置,所有的误差范围是否一致。 M: y* [) @5 S
- Q* p* r- X N+ y4. 绕的波确认是符合要求的,常规单线3w,差分5w。; K) \$ w6 h! ]/ J* c A, [ E
5. 一般信号对内等长先在两端补偿,再到线段上绕,一般用2w,或者1space,高速信号可能不同负责人要求不同,具体情况必须先沟通- P: e H/ A) \) n2 x7 @7 L
6. 对内等长应尽量符合S1<2S7 W5 G1 {) u5 ?( @
7. 绕对内等长时先确定等长条是否为要绕这段的,若去耦电容或匹配电阻已经附模,会导致显示的是整段的对内等长,而不是单段等长。
$ B$ c( b2 X. X% P2 W% Z2 R1 B8. 分段等长一般为耦合电容两端分段等长(高速信号耦合电容两端必须分段等长),换层via两端一般不需要分段等长。
8 B. s& E* f. N/ x8 t7 I* Z9. 防护器件前后不需要分段控等长。' o' E; A: ~( N" d
10.尽量不要在bga和ddr内绕等长,特殊情况和单板负责人确认。
! x1 ~& ~1 r- R: T6 e C11.DDR正反贴一般把过孔长度关闭绕等长。
3 [' E7 i i; n' m12.同种BUS是否考虑在同层绕,组与组之间是否间距拉开,并尽量避免在表底层绕等长
z0 D* R' u, r13.等长中是否最长信号线不能再减短,并且是从中间,从最密的往两边绕/ G6 V( E7 h* ?0 q( V1 N
: K" g8 @2 Y, ~2 @& y |
|