关于LPDDR跨分割

yuxiaoxiaohaha

一片328PIN BGA  一片90PINLPDDR  16位地址线 32位数据线 还有一些控制线  四层板  
高位数据  低位数据走底层
地址控制时钟走顶层
芯片放在底层 之前为了保护时钟和地址线  我选择了T/G/P/B的层叠  因为LPDDR内部有2个电源  总是要跨分割  不知道如何取舍？
* e7 [9 L3 a- M之前有老师建议  地层靠近底层 然后顶层时钟线包地，这样地址就会垮分割。
6 x1 q3 l  Q& q! R1 z该如何做到两全其美，LPDDR时钟是133M,请各位大神，不吝赐教。
8 U+ c& ?1 V6 J9 M1 t
- d4 w5 I% D  s6 t4 w3 t2 Q; v

yuxiaoxiaohaha

各位亲，EMC现在已经通过，GND和POWER叠层换了下

阿斯顿13301、

zjfc78154 发表于 2016-9-29 08:43
为什么颗粒要放那么远，有长度要求吗？

- c# h' P9 y' H6 M: D1 y他这个不算远吧？估计也是3CM以内
. R; P$ m3 {* w* ?9 Q

qqbacon

yuxiaoxiaohaha 发表于 2016-9-29 11:04
+ M) e# w- A6 K+ \6 A+ ?* i" k板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响

如果是铁壳就没什么担心的，即使是 塑料壳，你又是4层板，有一个完整的地平面，应该不用担心的。

AD9_PCB

试试，做完就知道了，另外这个133M，我认为是核心频率吧，数据频率会？

yuxiaoxiaohaha

qqbacon 发表于 2016-9-28 16:11
速率这么低，没什么担心的，

5 Q& P$ L% `- p, d板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响

yuxiaoxiaohaha

qqbacon 发表于 2016-9-28 16:11
速率这么低，没什么担心的，

8 v( |0 _" d# b/ o& o; A板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响

zjfc78154

为什么颗粒要放那么远，有长度要求吗？

381962743

yangjinxing521 发表于 2016-9-27 09:24
* H% C9 H# m3 ?+ U2 h- T( i" [, a看看LAYOUT GUIDE。。。。好象相对DDR系列走线要求低些。你看手机啥都不管。只要线最小就行了

手机DDR不跨Power吧,最多一面参考地，一面参考电源。

qqbacon

速率这么低，没什么担心的，

yangjinxing521

看看LAYOUT GUIDE。。。。好象相对DDR系列走线要求低些。你看手机啥都不管。只要线最小就行了