TA的每日心情 | 开心
2019-11-20 15:00 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
; J' V7 H( H' p6 w" G; ?& b
! ~7 E( A3 Y- s
1，layout中某些元件/文本选不中时，ctrl+alt+F，把相应的层勾上就可以了。
7 m5 g$ \0 ^8 l$ B
0 b: i( e0 m- Y$ l. ?% z2. 所有元件增加value小技巧：选中相应器件，右键proprietary，label，会同步一堆，然后attribute中选value，就可批量显示value文本了。, E* x1 V# T/ Z6 g# Q3 B, {, ~9 v
9 Y" k$ v0 s! {$ L; D% |( c* U
3.pcb 封装drill 旁边的plated 选项含义：
/ R5 H. o, u2 v+ w, A2 U 孔金属化,即孔壁沉铜以导通上下层( `. B8 S! @- P: O
! N" ^7 W! z) {4.原理图同步到pcb后元件不能进行布局。原因是开了drp，处于保护状态，命令框输入dro即可进行布局。
- a% O# X/ l" A8 J8 @
/ s* @. o* r4 G/ `/ Z5.大电流的电源线可以通过画覆铜框的直接用铜皮代替走线。
0 v' {9 N) Y) h3 M9 o5 I' b! } m
6.通常要在板子闲置的地方打很多过孔，减少地平面之间的阻抗。
4 ]: k: O$ B0 A+ ?0 X5 g6 E5 y4 q4 L6 B0 H0 p( P5 I A! M
7.画原理图封装，低电平有效的pin 命名要显示上划线。可以在命名时用“\+管脚名”，得到这样的效果
' b" m( E( s1 {/ `% `, P' W7 o: |
! h& z/ h" y7 y8.原理图eco到pcb更新后，发现无法添加独立过孔了。检查design rules，过孔都有添加进去，添加独立过孔时对跳出来的弹框忽略掉，右键选择net，选择gnd网络，and via，就可以加了，点确定反而加不上去* |( ]6 W$ \9 Z: C
0 Q& G9 f2 b8 S9.1.0mil = 0.025mm) ?8 E5 T' v/ |3 o, Q3 b
25摄氏度，1oz铜厚，1mm（40mil）走线最大可承受3.5A电流1 B9 g' ~: F7 U0 a* O
5 h8 M4 e+ U- R* H: n3 a7 t
10.layout 覆铜，同一层如果有一个全局的覆铜边框（GND），里面局部（电源）画覆铜边框，发现覆铜没有用，可以通过调整优先级来解决，
$ J t7 S, w2 }8 Z& t' i, F. O3 w, I3 h比如局部的电源覆铜边框优先级为1，全局的GND覆铜优先级为2，这样就可以看到局部覆铜成功了。 |
|
/1 
发表于 2020-4-7 11:02
收藏
淘帖
支持！
反对！