关于LPDDR跨分割

yuxiaoxiaohaha · 发表于 2016-9-27 09:18

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

一片328PIN BGA  一片90PINLPDDR  16位地址线 32位数据线还有一些控制线  四层板
高位数据  低位数据走底层
地址控制时钟走顶层
芯片放在底层之前为了保护时钟和地址线  我选择了T/G/P/B的层叠  因为LPDDR内部有2个电源  总是要跨分割  不知道如何取舍？
之前有老师建议  地层靠近底层然后顶层时钟线包地，这样地址就会垮分割。
该如何做到两全其美，LPDDR时钟是133M,请各位大神，不吝赐教。

yangjinxing521 · 发表于 2016-9-27 09:24

看看LAYOUT GUIDE。。。。好象相对DDR系列走线要求低些。你看手机啥都不管。只要线最小就行了

qqbacon · 发表于 2016-9-28 16:11

速率这么低，没什么担心的，

381962743 · 发表于 2016-9-28 20:37

yangjinxing521 发表于 2016-9-27 09:24: v1 m9 k, ^4 R
看看LAYOUT GUIDE。。。。好象相对DDR系列走线要求低些。你看手机啥都不管。只要线最小就行了

手机DDR不跨Power吧,最多一面参考地，一面参考电源。

zjfc78154 · 发表于 2016-9-29 08:43

为什么颗粒要放那么远，有长度要求吗？

yuxiaoxiaohaha · 发表于 2016-9-29 11:04

qqbacon 发表于 2016-9-28 16:111 T2 h7 \- t2 H' \( A8 h3 x1 o6 |2 [
速率这么低，没什么担心的，

板子肯定是已经通了的只是现在要做EMC实验不知道有没有影响

yuxiaoxiaohaha · 发表于 2016-9-29 11:04

qqbacon 发表于 2016-9-28 16:11# P# o7 M9 c! v+ j, H3 Q
速率这么低，没什么担心的，

板子肯定是已经通了的只是现在要做EMC实验不知道有没有影响

AD9_PCB · 发表于 2016-9-30 14:15

试试，做完就知道了，另外这个133M，我认为是核心频率吧，数据频率会？

qqbacon · 发表于 2016-10-1 12:26

yuxiaoxiaohaha 发表于 2016-9-29 11:04% M% b8 h0 a6 [$ P
板子肯定是已经通了的只是现在要做EMC实验不知道有没有影响

如果是铁壳就没什么担心的，即使是塑料壳，你又是4层板，有一个完整的地平面，应该不用担心的。

阿斯顿13301、 · 发表于 2016-10-7 22:29

zjfc78154 发表于 2016-9-29 08:43
4 I. }: u# w3 [+ L为什么颗粒要放那么远，有长度要求吗？

他这个不算远吧？估计也是3CM以内

yuxiaoxiaohaha · 发表于 2016-11-1 10:03

各位亲，EMC现在已经通过，GND和POWER叠层换了下

帐号		自动登录	找回密码
密码			注册

关于LPDDR跨分割

EDA365欢迎您登录！

点评

点评

点评

点评

浏览过的版块

推荐内容 /1