allegro 16.6 ,8层板,按照规则设置的 VIA_1_2(4mil) VIA_2_7(8mil) 和 VIA_7_8 (4mil),在实际走线的时候比如VIA_1_2却变成了8mil的大孔,VIA_1_2_E(4mil)只是复制的via 和 VIA_1_2一模一样。 ...
rikin8498 发表于 2020-9-18 18:397 v, B6 s( K: ] u* J 先建立盲埋孔,再导入约束。看你图片HDI盲孔设置是8mil 不是4mil
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-7-12 23:11 , Processed in 0.156250 second(s), 32 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050