找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11268|排名: 27 

推荐主题

STM32与FPGA+之间的FSMC通信 14人参与 attachment Allevi 2019-1-31 09:13 14 919 Dc2025010227a 2025-2-6 13:05
Verilog HDL与数字ASIC设计基础(华中科技大学出版杜) 10人参与 attachment A-Lin 2019-6-19 15:56 11 733 chama 2025-1-9 22:50
FPGA做深度学习能走多远? 4人参与 FPGA技术江湖 2024-9-27 20:54 3 378 hua1212 2024-12-30 09:37
Modelsim 10.6c下载及Crack 75人参与  ...23456..7 waiwai788 2018-10-21 22:39 91 17783 mike 2024-12-3 14:57
PCB设计(二):汉化及设计 1人参与 attach_img FPGA技术江湖 2024-1-16 08:35 1 267 kingweison 2024-11-19 18:07
Intel Cyclone 10 10CX150 FPGA,为成本敏感型应用提供更高性能 mjd888 2024-11-18 13:59 0 201 mjd888 2024-11-18 13:59
i2c总线协议(中文版pdf).pdf 2人参与 attachment 雷北城 2020-7-14 16:21 2 374 Ho_brady 2024-11-17 10:21
Altera 低成本FPGA实现高效低功耗PCIe接口 11人参与 attachment Allevi 2019-6-12 10:11 11 826 smare 2024-11-17 09:56
轻松搞定SDRAM设计 36人参与 attachment  ...23 Diabloa 2019-2-20 07:00 36 4530 my9527 2024-11-15 10:29
VHDL 浙江大学快速入门教程(不错的) 22人参与 attachment  ...2 Allevi 2019-4-27 09:00 23 2107 阿牛叔 2024-11-12 15:42
Xilinx FPGA开发实用教程(1-60)  4人参与 attachment Ferrya 2019-3-8 07:00 4 499 wen11902 2024-11-12 14:02
给大家上传个VHDL教材,希望对大家有用 270人参与 attachment recommend heatlevel agree  ...23456..11 slim443 2008-6-7 11:46 153 34450 Dreak 2024-11-12 09:03
Verilog基本电路设计指导书.pdf 29人参与 attachment  ...23 Taio 2018-9-28 10:12 30 3659 sunhao111 2024-10-31 16:23
给大家分享《Verilog HDL程序设计教程》程序例子 11人参与 attachment haidaowang 2020-3-5 09:54 11 1207 sunhao111 2024-10-31 16:01
flash的器件手册 3人参与 attachment Diabloa 2019-1-21 10:50 3 464 neunzhu 2024-10-30 20:13
FPGA的多路高速数据采集系统的实现 7人参与 attachment 青山绿水 2018-8-31 11:59 7 534 cssfpga 2024-10-28 19:53
SDRAM时序控制技术文档 6人参与 attachment Diabloa 2019-2-20 13:55 6 671 shinygx 2024-10-23 10:12
怎么样提高verilog代码编写水平? 2人参与 FPGA技术江湖 2024-9-25 20:06 2 244 atoz_elc 2024-10-19 09:14
FPGA ------- 2级D 触发器 5人参与 attach_img pulbieup 2019-7-5 13:18 5 452 Dc20240926140a 2024-10-12 10:27
color_bar显示模块(1)(参考开拓者FPGA开发指南)之FPGA实现VGA显示(二) 3人参与 attach_img uperrua 2019-6-17 13:38 3 511 pQAQq 2024-10-8 22:32
写 Verilog 如何做到心中有电路? 1人参与 FPGA技术江湖 2024-9-26 20:31 1 221 521li 2024-9-29 14:47
FPGA Verilog HDL代码如何debug? 1人参与 FPGA技术江湖 2024-9-24 19:19 1 204 Sleep_xz 2024-9-26 10:15
FPGA Verilog HDL有什么奇技淫巧? 2人参与 FPGA技术江湖 2024-9-12 19:11 2 240 Dc2024012548a 2024-9-18 09:09
FPGA设计中,跨时钟域问题的处理 4人参与 attachment FPGA技术江湖 2021-5-24 11:35 4 789 瞪郜望源_21 2024-9-16 15:06
如何用FPGA实现一个通信系统的发射端&接收机? 1人参与 FPGA技术江湖 2024-9-10 19:18 1 240 Sleep_xz 2024-9-13 11:13
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-4 19:29 , Processed in 0.093750 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块